강의

멘토링

로드맵

인프런 커뮤니티 질문&답변

유승재님의 프로필 이미지
유승재

작성한 질문수

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

[FPGA 18장] HW 가속기 설계 연습. 8b 곱셈 Core 설계 -이론 및 코드리뷰편

mul_core 관련 질문드립니다.

해결된 질문

작성

·

294

1

안녕하세요,

 

이번 수업에서는 간단한 mul_core를 구현해보았는데요. 이 core로 signed 연산도 표현할 수 있는 건가 라는 의문이 들었습니다.

 

signed multiplication의 경우, 구현하신 mul_core와 다른 방식으로 구현해야하는지 아니면 단순히 몇줄의 코드를 추가하면 되는지 그 방향성이 궁금합니다!

 

감사합니다.

 

퀴즈

FPGA 기반 하드웨어 가속기 설계에서 Data Mover BRAM 모듈의 주된 역할은 무엇일까요?

CPU가 복잡한 알고리즘을 효율적으로 실행하도록 돕습니다.

FPGA 내부의 두 BRAM 메모리 간에 데이터를 효과적으로 전송합니다.

소프트웨어 코드를 하드웨어 명령으로 변환하는 역할을 합니다.

FPGA 칩의 전력 소모량을 줄여줍니다.

답변 1

0

설계독학맛비님의 프로필 이미지
설계독학맛비
지식공유자

안녕하세요 :)

현재는 unsigned 로 구성이 되어 있구요.

signed 전환은 큰 작업은 아닐 것 같아요.

다음 step 으로 해보시겠어요?

<Verilog Part>

1. mul core 내부의 연산에 사용되는 모든 type 을 signed type 으로 선언합니다. 

2. sign bit 가 추가되었기 때문에, 1 bit 을 extention 할지, 혹은 data bit 를 1 bit 줄일 지 결정합니다.

<golden C Part>

결정한 대로 값을 맞추기 위해서 적절히? type 이라던가 조정합니다.

 

Verilog == C  가 같은지 확인 하면 됩니다.

 

즐공하세요 :)

유승재님의 프로필 이미지
유승재

작성한 질문수

질문하기