mul_core 관련 질문드립니다.
안녕하세요,
이번 수업에서는 간단한 mul_core를 구현해보았는데요. 이 core로 signed 연산도 표현할 수 있는 건가 라는 의문이 들었습니다.
signed multiplication의 경우, 구현하신 mul_core와 다른 방식으로 구현해야하는지 아니면 단순히 몇줄의 코드를 추가하면 되는지 그 방향성이 궁금합니다!
감사합니다.
답변 1
0
안녕하세요 :)
현재는 unsigned 로 구성이 되어 있구요.
signed 전환은 큰 작업은 아닐 것 같아요.
다음 step 으로 해보시겠어요?
<Verilog Part>
1. mul core 내부의 연산에 사용되는 모든 type 을 signed type 으로 선언합니다.
2. sign bit 가 추가되었기 때문에, 1 bit 을 extention 할지, 혹은 data bit 를 1 bit 줄일 지 결정합니다.
<golden C Part>
결정한 대로 값을 맞추기 위해서 적절히? type 이라던가 조정합니다.
Verilog == C 가 같은지 확인 하면 됩니다.
즐공하세요 :)
HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?
1
51
2
UART0, 1 중 선택
1
84
2
datamoverbram모듈질문
1
84
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
113
2
vitis 설치 관련 질문 있습니다!
1
108
2
FPGA 공식문서 읽는법
1
111
2
보드 추가의 클릭창이 없습니다.
1
82
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
95
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
115
1
Vitis 코드 작성
1
138
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
313
3
[9장 led 점등 시간 제어 불가]
1
90
2
Platform Invalid 오류
1
161
3
WSL 설치 관련 문의드립니다!!
1
113
2
Vivado 툴, 파일 질문드립니다!
1
175
2
9장 LED 점등 안됨
1
126
3
Edit in IP Packager 이후에
1
98
1
Fpga 로직
1
104
2
pmu-fw is not running
1
143
2
Create Project에 대해서 궁금해요
1
99
2
장치관리자 USB 포트
1
115
2
FPGA 7장 AXI_LITE I/F질문
1
93
1
bram mover에서 합성할때
1
85
2
타이밍 위반 질문
1
85
2