안녕하세요 맛비님.그동안 맛비님의 강의를 들으며 정말 많이 배울수 있었습니다. 너무나 좋은 강의 감사합니다.(1~3번째 강의는 연구원 계정으로 수강하였습니다.)제가 글을 작성하게 된 이유는, 많은 고민을 하다 현직자이신 맛비님의 생각을 여쭙고 싶어 글을 작성하게 되었습니다.현재 저는 올해 3월부터 학연과정으로써 대학원 석사과정에 진학하여 디지털회로설계 분야를 공부하고 있습니다.학연과정에 대해 간단히 설명드리자면 대학원에서는 이론적인 수업만 듣고, 그외의 과제참여 또는 개인 프로젝트는 연구원에서 진행중에 있습니다.다만 대학원 진학전 갑작스럽게 부서가 변경되어 verilog가 아닌 chisel을 주로 사용하여 공부를 하고있습니다.저는 박사까지의 연구가 아닌, 석사과정을 마치고 취업을 하기위한 목표로 대학원에 진학하였습니다.그렇다 보니 제가 접한 chisel에 대해 공부하면서 알아보았을때, 대부분의 산업계에서는 아직 chisel을 다루지 않는것 같아 자꾸 의구심이 생기게 되었습니다.물론 chisel을 공부하면서 서브로 verilog과 system verilog를 공부하여 개인 프로젝트로 하는 방법도 있겠지만, 지금은 현재 과정을 그만두고 vlsi, soc 즉 verilog와 system verilog 를 중점적으로 하는 연구실로 새롭게 진학을 할까 고민중에 있습니다.물론 1년 늦게 졸업하겠지만 큰 손해라고 생각되지 않습니다. 하지만 요즘 HLS가 뜨고있는 가운데 너무 섣부른 판단이지 않을까 하는 생각에 실제 현업에 몸담고 계신 맛비님의 생각을 여쭙고자 글을 작성하게 되었습니다.수업과는 거리가 먼 질문이라는것을 너무나 잘 알고 있습니다.. 죄송합니다.맛비님께 부담을 드리려는 의도는 아니라는걸 꼭 말씀 드리고싶습니다.(정말 정말 부담을 드리고 싶지 않기 때문에 추가적으로 말씀드리자면 제 인생은 제가 책임져야하고 맛비님의 생각은 당연히 참고로써 들어야 한다고 생각합니다. 다만 맛비님이 생각하시기에 현재 산업계에서 chisel은 어느정도 인지, verilog쪽의 전문성을 다소 포기하더라도 chsiel을 공부하였을때 메리트가 있을지가 궁금하였습니다.)이러한 글을 써보는 것이 처음이라 두서없이 작성한 것 같습니다. 혹여나 실례가 되었다면 죄송합니다.

안녕하세요.현재설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복) 강의를 이수 중인 수강생입니다. 수업을 듣던 중 아직 제 역량이 부족하다고 판단이 돼서, 기간 안에 강의를 이해하기 힘들지 않을까 싶습니다. 혹시 강의 제한 기간을 연장하거나 수강을 일시 중지하는 방법이 있을까요 ??