Chương trình Verilog FPGA 5 (LVDS/Serdes, HIL-A35T)

Triển khai LVDS (Serdes) trên FPGA.

(5.0) 5 đánh giá

63 học viên

Độ khó Trung cấp trở lên

Thời gian Không giới hạn

alex

verilog

FPGA

verilog

FPGA

Chưa giải quyết
Vivado 2018.3 버전이 많던데.. 뭐를 설치해야 할까요?
Vivado Design Suite - HLx Editions Update 1 (4GB 정도)Vivado Design Suite - HLx Editions - <span style="color: rgb(40,
fpga
verilog
tpxelect9244
・
02/09/2024
0
332
1
Đã giải quyết
JTAG을 따로 구입해야 하나요?
보통 개발 보드에 JTAG이 따로 내장되어서 USB로 모든 것을 해결하는 경우도 많던데, 이 보드에는 JTAG도 따로 구입을 해야 실습이 가능한가요?
fpga
verilog
jtag
tpxelect9244
・
28/08/2024
0
132
1
Chưa giải quyết
예제코드를 찾고 있는데 어디에서 받을수 있는지 문의드립니다.
예제코드를 찾고 있는데 어디에서 받을수 있는지 문의드립니다.
fpga
verilog
hyundevelope9089
・
10/07/2024
0
129
1
Chưa giải quyết
selectIO Interface wizard(oserdes 7:1) 관련 문의 입니다.
안녕하세요RGB 각 8bit 및 Vsync, Hsync, DE data 28bit를 OSERDES를 이용해서 LVDS 출력으로 보내려고 합니다.그러려면 어떻게 접근 해야 하나요?clk_in : 525Mhzclk_
fpga
verilog
jingum23266
・
10/06/2024
0
274
1
Chưa giải quyết
Serdes 구현을 Arty A7-5T 보드로 구현이 가능한지요?
안녕하세요 현정호입니다.HIL 보드의 수강이 아니라 Arty 보드로 강의를 구매한터라,강의내용을 이해만 잘한다면5번째 강의 LVDS (Serdes) 구현을Arty A7 -5T 보드로도 구현이 가능한 걸로 알고 있습
fpga
verilog
hjh56103981
・
01/01/2024
0
272
1