Học kiến trúc RISC-V thông qua debugging -Phần 2

1. Để kỷ niệm việc ra mắt khóa học RISC-V đầu tiên tại Hàn Quốc, chúng tôi phát hành coupon giảm giá 30% (100 người đầu tiên).

Liên kết coupon: https://inf.run/Yh8vb

2.Khóa học mới nhất được cập nhật năm 2025

Chúng tôi đã phát hiện và bổ sung các khóa học dưới đây với nội dung hữu ích về các tính năng của kiến trúc RISC-V mới nhất và có thể áp dụng ngay vào các dự án thực tế.

• 'Synchronous 익셉션 동작 방식' session được thêm (4 bài giảng) - 07/23 (2025)

Trong ngành phần mềm hệ thống hiện đại
kiến trúc RISC-V đang nổi lên

Gần đây, kiến trúc RISC-V - một kiến trúc CPU dựa trên mã nguồn mở - đang nổi lên. Khi xem các bài báo hoặc tin tức liên quan đến IT, bạn có thể ngay lập tức thấy những nội dung như sau:

• nVidia, Intel và Qualcomm cùng các công ty công nghệ lớn khác đang phát triển các sản phẩm (chipset) dựa trên RISC-V.

• Trong nước, số lượng các công ty khởi nghiệp thiết kế nhiều loại chip sử dụng RISC-V đang tăng lên, và tỷ trọng phát triển sản phẩm dựa trên thiết bị RISC-V đang ngày càng cao.

• Khi thiết kế chip bán dẫn AI, người ta thường sử dụng nhiều kiến trúc CPU dựa trên RISC-V.

• Dự kiến đến năm 2026 sẽ có 15 tỷ thiết bị được phát hành dựa trên RISC-V.

• Ở trường đại học (thiết kế bộ xử lý), họ đang tiến hành nhiều nghiên cứu khác nhau bằng cách sử dụng bộ công cụ có thể thiết kế CPU RISC-V.

Tỷ trọng các công ty phần mềm nhúng và hệ thống sử dụng kiến trúc CPU RISC-V để phát triển sản phẩm đang ngày càng tăng cao. Vì vậy, những người chuẩn bị tìm việc cũng cần phải chuẩn bị về RISC-V trong các buổi phỏng vấn kỹ thuật.

Bối cảnh tạo ra khóa học

Từ góc độ người mới bắt đầu, kiến trúc RISC-V khó học. Lý do như sau:

• Trong số lượng nội dung khổng lồ cấu thành nên RISC-V, tôi không biết cái gì là quan trọng

• Tôi không biết chức năng nào trong các thành phần cấu thành RISC-V được sử dụng trong các dự án thực tế

• Dù có đọc tài liệu đặc tả RISC-V một cách chăm chỉ đến mấy thì cũng khó hiểu ngay được

  
  

• Khó hiểu ý nghĩa của chính thuật ngữ dùng để giải thích RISC-V

  
  

So với kiến trúc Arm, tài liệu liên quan đến kiến trúc RISC-V không đủ và thực tế là thiếu tài liệu giải thích RISC-V một cách cụ thể và dễ hiểu. Tôi đã tạo ra khóa học này để giải quyết những khó khăn mà các nhà phát triển phần mềm hệ thống, bao gồm cả các nhà phát triển mới, gặp phải trong quá trình học RISC-V.

Cấu trúc khóa học và lộ trình học tập phần 1, phần 3

Bài gi강này bao gồm nội dung của phần 2, là chức năng cốt lõi của RISC-V, trong toàn bộ danh sách bài giảng về RISC-V.

• Phần 1: Giới thiệu RISC-V, thanh ghi, lệnh assembly, Privilege Mode (Học kiến trúc RISC-V thông qua debugging - Phần 1)

• Phần 2: Exception (Memory Abort Exception), Interrupt, PLIC (Platform-level Interrupt Controller), Calling convention

• Phần 3: Hệ thống bộ nhớ ảo, Cache, Fence/Barrier, Hypervisor extension (Học kiến trúc RISC-V thông qua debugging - Phần 3)

  
  

Toàn bộ khóa học về kiến trúc RISC-V có thể xem trong lộ trình - khóa học 'Kiến trúc RISC-V dành cho nhà phát triển phần mềm hệ thống'.

Điểm khác biệt cốt lõi của khóa học

Chúng ta sẽ học những nội dung như thế này 📕

Giải thích chi tiết khái niệm cơ bản về exception và trình bày dễ hiểu các tính năng cốt lõi của exception được định nghĩa trong kiến trúc RISC-V.

Giải thích luồng thực thi của exception - một chức năng cốt lõi của kiến trúc RISC-V. Đồng thời mô tả chi tiết cách xử lý exception trong hệ thống được cấu thành bởi machine mode và user mode.

RISC-V kiến trúc định nghĩa mã lỗi ngoại lệ (Exception code) để chỉ ra nguyên nhân gây ra ngoại lệ, và giải thích sơ đồ luồng xử lý ngoại lệ khi xảy ra lỗi hủy bỏ bộ nhớ (memory abort).

Giải thích chi tiết luồng thực thi từ góc độ phát triển phần mềm khi xảy ra exception và crash.

Phân tích từng dòng lệnh assembly để giải thích luồng nào của exception được kích hoạt. Đồng thời giải thích cách xử lý exception trong stack khi nó được kích hoạt.

Thực hành exception bằng chương trình thực hành debug T32, thực thi các lệnh assembly để thực hành exception. Giải thích chi tiết về việc các thanh ghi CSR (scause, mcause) nào sẽ thay đổi khi exception được kích hoạt.

Thực hành gây ra exception bằng chương trình TRACE32, đồng thời giải thích chi tiết về exception handler được xử lý trong kernel Linux.

Phân tích memory dump nhận được từ board dựa trên RISC-V, giải thích cách thức hoạt động của exception trong kiến trúc RISC-V: phân tích kernel log và phân tích call stack.

Chúng ta sẽ tiến hành thực hành debug về page table bằng chương trình TRACE32. Thông qua việc này, chúng ta sẽ nắm bắt cụ thể về nguyên nhân gây ra exception.

Giải thích về cách thức hoạt động cơ bản của bộ điều khiển ngắt được định nghĩa trong kiến trúc RISC-V. Giải thích cấu trúc của PLIC và CLIC một cách dễ hiểu.

Xem xét mã exception liên quan đến interrupt và giải thích cấu trúc của PLIC (Platform Level Interrupt Controller).

Giải thích về các thành phần phần cứng cốt lõi cấu thành PLIC và mô tả dễ hiểu về các thanh ghi CSR điều khiển PLIC.

Giải thích về Calling Convention (quy ước gọi hàm) được giới thiệu trong kiến trúc RISC-V và xem xét các thanh ghi hỗ trợ Calling Convention.

Giải thích bức tranh tổng thể về cách thức xử lý các tham số được truyền vào hàm.

Phân tích các lệnh assembly hỗ trợ Calling convention (quy ước gọi hàm) của kiến trúc RISC-V. Ngoài ra, cũng phân tích các lệnh assembly ví dụ - phân tích lệnh c.sdsp

Phân tích lệnh assembly hỗ trợ Calling convention (quy ước gọi hàm) của kiến trúc RISC-V. Ngoài ra cũng phân tích lệnh assembly ví dụ - phân tích lệnh c.ldsp

Phân tích kiến trúc RISC-V về Calling convention (quy ước gọi hàm) hỗ trợ các lệnh assembly. Đồng thời phân tích các lệnh assembly ví dụ - phân tích lệnh c.ldsp

Chúng tôi sẽ tiến hành thực hành khôi phục call stack bị hỏng thông qua thực hành debug TRACE32.

Thực hành debug TRACE32, phân tích memory dump được gây ra bởi stack overflow.

Dựa trên kinh nghiệm viết sách/giảng dạy
Sâu sắc và chi tiết hơn ai hết!

Trong lĩnh vực phần mềm hệ thống tại Hàn Quốc, chưa từng có tiền lệ! Tác giả đã viết sách về 'Kiến trúc Arm (Armv8-A, Armv7-A)' và 'Linux Kernel' (cả 2 cuốn sách đều được chọn là sách xuất sắc của Viện Hàn lâm Hàn Quốc), và là người đầu tiên tại Hàn Quốc xuất bản sách "Reverse Engineering Armv8-A Systems" (tiếng Anh) thông qua nhà xuất bản nước ngoài (Packt), là một tác giả toàn cầu. Quan trọng nhất là một nhà phát triển đang làm việc hiểu rõ nhất về xu hướng phần mềm hệ thống mới nhất (xe điện, bán dẫn hệ thống - phần mềm hệ thống). Đồng thời cũng là một nhà giáo dục tích cực nhất trong việc truyền bá kiến thức trong lĩnh vực phần mềm hệ thống.

• 'Reverse Engineering Armv8-A Systems: A practical guide to Kernel, Firmware, and TrustZone analysis' tác giả cuốn sách (tiếng Anh), (nhà xuất bản Packt)

• Tác giả của 'Cấu trúc và nguyên lý kiến trúc Arm cho phát triển phần mềm hệ thống' (2024, Giải thưởng sách xuất sắc của Viện Hàn lâm Khoa học Hàn Quốc)

• 'Học cấu trúc và nguyên lý của Linux kernel thông qua debugging' (2021, Giải thưởng sách xuất sắc của Viện Hàn lâm Khoa học Hàn Quốc) tác giả

• 'Programmers Dev Course: Chuyên gia hệ thống Linux và kernel' - Giảng viên chính

• Tháng 6 năm 2022, Hội nghị Khoa học Máy tính Tổng hợp Hàn Quốc (KCC2022) - Thuyết trình Tutorial [Chinh phục Linux Kernel bằng ftrace]

• LG Electronics giảng viên nội bộ về 'Linux Kernel' và 'Kiến trúc Armv8' (bao gồm các nhà phát triển trong nước và nước ngoài) - (2020~2024)