Thật tuyệt vời khi có thể học SystemVerilog một cách chi tiết như vậy. Tôi đã tìm kiếm những khóa học dễ hiểu và chi tiết nhưng không tìm được, rồi may mắn gặp được khóa học này. Có thể nắm bắt nội dung tổng quan qua mục lục, và việc giải thích chủ đề ngay từ đầu về những gì sẽ được trình bày đã giúp tôi hiểu bài học tốt hơn. Ngoài ra, việc giới thiệu môi trường có thể chạy code đã giúp tôi có thể chạy testbench đã viết. Nhờ đó mà có thể biết được kết quả nên cảm thấy thực tế hơn. Hơn nữa, có cả phần giải thích chi tiết về Design đối với DUT nên tôi đã hiểu được công việc verification là xác minh những gì. Mới nghe được một ít khóa học thôi nhưng cho đến hiện tại thì thực sự rất hài lòng.