inflearn logo
강의

Khóa học

Chia sẻ kiến thức

Cơ bản sử dụng FPGA bằng Verilog

Đăng ký là gì - 10

reg 선언 후

Đã giải quyết

431

jwbaek

9 câu hỏi đã được viết

0

reg를 선언 후에 F/F에서 사용하지 않고 내부 IP Block으로 바로 연결되어도 괜찮을까요?

fpga verilog

Câu trả lời 2

1

alex

안됩니다.

reg 로 선언한 신호는 always 문을 사용해서 f/f을 만들어 주어야 합니다.

ff 거치지 않고, 다른 블럭의 입력으로 넣으려면 wire 로 선언해야 합니다.

0

jwbaek

답변 감사드립니다. 선생님 ^-^

lwip 실험중 오류 상황

0

7

2

이 강의 zboz7보드에서도 실행 가능한가요?

1

39

1

Chapter 16 FSM 관련 질문

1

44

2

강의 환경(linux) 관련 질문

1

51

2

L2_P08 SRAM 코드 리뷰 부탁드립니다.

1

38

2

Arty Z10 관련 문의

1

50

2

수강 순서 질문 있습니다

1

73

2

cache에서 data miss가 나고 메모리에서 read data할때 이해가 안가는 신호가 있어서 질문 드립니다.

0

58

1

13장 파이프라인 질문 드립니다.

1

93

2

UART의 역할이 PC와 PS를 연결해 주는 역할로 알고 있습니다.

1

84

2

L2_P4 data_average 코드 리뷰 및 waveform 질문 드립니다.

1

70

2

Ubuntu 20.04.5 설치관련 문의드립니다

1

100

2

LV2-2 Patter Detector code review 부탁드립니다.

1

47

1

환경 설정하는 guide 최신화 부탁드립니다.

1

87

2

Arty A7-35T 구매 불가

0

61

2

git hub 404 error 도움 부탁드립니다.

1

69

2

Verilog를 이용한 FPGA 활용기초 37p 질문입니다.

0

119

2

10 bits * 10bits 연산 구현 질문

0

266

1

강의문의

0

307

1

오타 및 내용 수정이 필요합니다.

0

336

1

alwayw구문의 작동 순서에 관해 문의드립니다.

0

318

2

parts 선택 관련 문의드립니다 !

0

355

1

FPGA MCU Porting

0

576

1

행렬과 관련하여 문의드립니다.

1

399

1