Cộng đồng Hỏi & Đáp của Inflearn

안녕하세요 🙂

[1. 질문 챕터] : FPGA7장 12분 50초

[2. 질문 내용] : Vivado 2020.2 기준으로 AXI4-Lite interface를 생성하면 맛비님이 강의에서 보여준 ip_repo -> lab7_axi4_lite_1.0 -> hdl -> lab7_axi4_lite_v1_0_S00_AXI.v 파일을 열어보면 코드가 약 400줄 내외로 적혀있는것을 확인할 수 있습니다. 저는 지금 2025.1 버전 Vivado를 사용하고 있고, 제가 IP를 생성해서 확인해 봤을땐 AXI4-Lite의 Interface가 약 300줄로 생성이 되고 있습니다. 혹시 비바도 버전이 진화함에 따라 AXI4-Lite 의 코드 줄 수가 간소화 되어 제가 300줄로 뜨는게 잘 맞게 뜨는 것인지, 아니면 잘못 나오고 있는건지 궁금해서 질문 남겼습니다!