ui_clk값을 낮출수 있을까요?
356
1 câu hỏi đã được viết
강의자료에는 ui_clk값이 81.2MHz로 나와있는데요, 제가 design한 블럭에 81.2MHz clk입력시, implement시 setup time부족하여 절반인 40.6MHz로 낮추고 싶습니다.제 design블럭과 memory controller간 AXI4 interface로 연결하였는데요, memory controller의 ui_clk출력을 40.6MHz로 낮춰서 AXI통신도 40.6MHZ로 낮춰 통신하고자 합니다.
memory controller의 ui_clk출력을 40.6MHz로 낮출수 있을까요?
Câu trả lời 1
0
안녕하세요.
ui_clk을 낮추어서 사용할 수 있습니다. 단지 Throughput 이 작아질 수 있으므로 시스템에 맞는지 확인해 보셔야 합니다. Throughput이 문제 되지 않으면 낮은 주파수를 사용하는 것을 괜찮습니다.
아래 그림은 Spartan-6 Memory Controller의 ui_clk의 최소값을 계산하는 내용입니다. 참고하시길 바랍니다.
이 강의 zboz7보드에서도 실행 가능한가요?
1
36
1
Chapter 16 FSM 관련 질문
1
42
2
강의 환경(linux) 관련 질문
1
49
2
L2_P08 SRAM 코드 리뷰 부탁드립니다.
1
38
2
Arty Z10 관련 문의
1
47
2
수강 순서 질문 있습니다
1
71
2
cache에서 data miss가 나고 메모리에서 read data할때 이해가 안가는 신호가 있어서 질문 드립니다.
0
54
1
13장 파이프라인 질문 드립니다.
1
91
2
UART의 역할이 PC와 PS를 연결해 주는 역할로 알고 있습니다.
1
83
2
L2_P4 data_average 코드 리뷰 및 waveform 질문 드립니다.
1
69
2
Ubuntu 20.04.5 설치관련 문의드립니다
1
97
2
LV2-2 Patter Detector code review 부탁드립니다.
1
46
1
환경 설정하는 guide 최신화 부탁드립니다.
1
84
2
Arty A7-35T 구매 불가
0
59
2
git hub 404 error 도움 부탁드립니다.
1
68
2
LT스파이스 라이브러리 다운이 안됩니다.
0
68
2
어떤 방식으로 이 강의를 듣고 공부를 해야 하는지 고민 됩니다.
0
97
2
mig7_write8 수정 부분 질문있습니다
0
96
2
Address 증가에 대해 의문이 있습니다.
0
412
1
Memory Address 구현 질문
0
315
1
DDR Controller 핀 맵핑
0
694
2
HW Bitstream 다운로드 시 에러 문의
1
577
2
Clock Period 설정방법
0
588
1
Memory controller 설계 관련 질문
0
1511
1