✨ Verilog HDL 정복하기! 4주 집중 스터디 모집 ✨
디지털 시스템 설계, 뜨고 있다는 건 아는데 어디서부터 시작해야 할지 막막하셨분들!
Verilog를 제대로 공부하고 싶은 사람들끼리 모여서 함께 배우고, 4주 집중 스터디 통해 함께 성장하고자 합니다!
💻 이런 분들 환영합니다!
• Verilog HDL의 기초를 공부하고 싶은 대학생
• 고학년이 되기 전, 디지털 설계의 기초를 탄탄히 다지고 싶은 분
• CPU, SoC 등 디지털 시스템 설계에 관심 있는 모든 대학생
✨ 4주 스터디 커리큘럼 ✨
[0주차] OT & 스터디 계획 공유
• 스터디 목표 및 진행 방식 안내
• 개발 환경 세팅 가이드 (서로 도와가며 준비해요!)
[1주차] 디지털 시스템 기초 & Verilog 입문
• 디지털 아키텍처 개요 (CPU, SoC 등)
• Verilog 기본 문법 (모듈, wire/reg, 연산자, 제어문)
• [스터디 실습] 조합 논리 회로 설계 과제 함께 리뷰
[2주차] 순차 회로 설계 & 고급 문법
• 클럭, 리셋 개념 및 활용법
• always 블록 심화, FSM 설계 기법
• [스터디 실습] 카운터, 계산기 모듈 구현 과제 진행 및 피드백
[3주차] 실전 프로젝트 설계
• 소규모 팀으로 프로젝트 진행 (난이도 선택 가능!)
• 테스트벤치 작성법 함께 스터디
[4주차] 고급 디지털 설계 및 로드맵 공유
• 간단한 CPU 아키텍처 설계 실습
• 인터럽트, 파이프라인 개념 스터디
• 향후 심화 학습 로드맵 서로 공유
✅ 스터디는 격주 1회, 총 5회 진행 예정입니다.
✅ 장소 대관비 5,000원 있습니다.
✔ 신청 방법
하단 신청 링크를 통해 간단히 신청해 주세요👇
⚠ 본 스터디는 정치, 종교, 시민단체와 무관하며, 교육 외의 불순한 목적을 가진 분은 신청을 삼가주시기 바랍니다.
