ファウンドリ＆ファブレス向けASIC Implementation職：RTLからGDSIIまで

「サムスン電子、SKハイニックスの現場」で求められる「AIベースの回路設計・検証自動化」の実務講義です。 TSMC 180nm PDKベースのLDO IP設計・検証自動化 + AIベースのAXI-Lite RTL実装 + Python/TCL/Batch Scriptによるリグレッション自動化のスキルを習得します。

この講義では、AMD FPGAとTEMAC IPを利用してGigabit Ethernet通信システムを設計する方法を紹介します。VivadoでTEMAC IPを生成・設定し、Topモジュールと接続して、1GbpsのEthernetフレーム送受信が可能なハードウェアシステムを設計します。Ethernetプロトコルの基本概念、フレーム構造、デバッグ方法（ILA、Wiresharkなど）もともに学習します。ARP応答およびUDP送信RTLを設計し、PCで性能を測定します。

本講義はDDR Memory Arbiterを実装します。

本講義では、FPGAの基本概念と動作原理を理解し、FPGAが持つ利点およびASICとの違いを検討します。続いて、FPGA設計プロセスとFPGA詳細設計分野について説明します。FPGA開発ツールの種類と役割を学び、AMD FPGA開発ツールであるVivadoのインストールを行います。 簡単な例題デザイン実習を通じて、FPGA設計過程を経験します。

RISC-V命令の動作原理を出発点として、5段パイプライン構造の32ビットCPUを自ら設計し、Verilog RTLの実装からシミュレーション検証、FPGAでの実機動作までを完成させる実践的なCPU設計コースです。 RV32Iの40命令の中から、CPUの基本構造を学ぶために必要な14命令を選定し、TinyRV32Iを段階的に構築します。データパス、パイプラインレジスタ、ALUと制御回路、Branch、Hazard、Stall・Flush、Memory-Mapped I/Oなど、実際のCPUを構成する主要な構造を自ら設計・検証します。 講義で使用するVerilog RTL、Testbench、Assemblyプログラム、Memory Image、FPGA制約ファイルを提供し、最終的にはArty S7-25 FPGA上で、自ら設計したCPUにより実際のプログラムを実行します。 本コースはここで終わりではありません。TinyRV32Iを通じてCPUの基本構造を完成させた後、後続コースではRV32Iの40命令すべてをサポートするFull RV32I CPUへと拡張する、段階的なCPU設計シリーズへと続きます。

本講義では、DDR Memory Arbiterを実装します。

Season 1が実力点検と基礎固めだったとするならば、Season 2はただ「合格と転職」のためだけの実戦圧縮トレーニングです。 単なる文法やゲートレベルを超え、実際に大手企業や外資系の現場、そしてコーディングテストで頻出する最上位の高難易度モジュール（CDC、同期/非同期FIFO、AMBA APB、SPI、I2C、FIRフィルタなど）を直接設計してみます。 面接官の深掘りするような圧迫質問にも揺るがない、確かな設計能力が必要ですか？地方大学から外資系半導体企業への転職を成し遂げたETAの実戦ノウハウのすべてと、コーディングテストの決定版といえる問題たちをこの講義にすべて詰め込みました。最後のシーズン、あなたの転職フリーパスを完成させてください。

CPUを作ろうと決心すると、たいていはまず回路図を探します。ところが図面を広げた瞬間、 答えられない疑問が生まれます。このブロックはなぜここになければならないのでしょうか？ レジスタを読み取る ポートはなぜ2つあるのでしょうか？ 答えはすべて命令にあります。命令が何を要求しているのかが分かれば、どのような回路が必要なのかが 決まります。逆の順序ではいきません。 RISC-Vの講義はすでにいくつもあります。しかし、そのほとんどはスライドに値を表示して "このように なります" と言ったあと、先へ進んでしまいます。受講者には、その値が正しいかどうかを確認する方法がありません。 この講義では、Python製の命令実行シミュレーターも一緒に提供します。run ADDと入力すれば、その 場で機械語がアセンブルされ、32ビットがフィールドごとに展開され、レジスタがどのように変化するのかが 画面に表示されます。教材にあるすべての数字はこのツールの実行結果であり、皆さんの画面上でも同じように 再現されます。 市販のデバッガーにはライセンスが必要で、シミュレーターはインストールが壁になります。このツールはPythonさえ あれば使えます。ボードも、ライセンスも、インストールも必要ありません。 RV32Iの命令40個を一つも漏らさず実際に実行し、回路が何をしなければならないのかを自分で見つけ出していく 過程です。

UARTは最も基本的で広く活用されているシリアル通信方式であり、FPGA設計に初めて触れる初心者にとって非常に適した学習テーマです。本講義では、UARTの通信原理とフレーム構造を詳細に理解し、これを基にRTL(Register Transfer Level)設計を通じて送受信ロジックを直接実装する過程を進めます。FPGA上でUARTを実装することで、デジタル回路設計能力を体系的に養い、シミュレーションおよび検証を通じて実際のハードウェアレベルでの動作を確認する経験を積むことができます。また、Soft ProcessorであるMicroBlazeとXilinx UART IPを活用した方式も共に学習し、プロセッサベースのシステム設計フローおよびインターフェース構成を幅広く理解するようになります。これにより、論理設計とプロセッサ設計を網羅する包括的な開発能力を身につけることができます。