PCB HW設計実務:STM32を活用したMixed-signalボード設計プロジェクト
回路設計の競争力、その鍵は結局、幅広いDomain経験です! STM32 MCU、Ethernet PHY、Motor Driver、ADC/DAC、EMI、ESDなど、あらゆるHW知識と経験を一度に身につけましょう!
受講生 707名
難易度 中級以上
受講期間 無制限
お知らせ
4 件
こんにちは。三コーチです。
講義を受講してくださった皆さまに、まずお知らせしたいことがあり、文章を書きます。
質問掲示板から始めました
講義を公開して以来、質問掲示板に投稿してくださった内容に回答してきました。
L だけ大きくしたのに gain が思ったように出ません
スルーレートがありえないほど大きくなります
PSRRが10 dBにもなりません
specは最初にどのように決めるのでしょうか?
返信に原因を書くことはできました。しかし、書きながらいつも物足りなさを感じていました。
その数字がなぜ出てきたのかは、回路をもう一度動かして自分の目で確認しないと理解できませんが、その経験を返信でお伝えすることはできなかったからです。
Lab 1 · xschemで実行した動作点が回路図上に直接表示された画面です。gmとidを表に書き写さず、回路上で読み取ります。
会社でアナログIPを設計していたときもそうでした。手計算の値とsimulationの値が異なる場合は、その差がどこから生じたのかを突き止めるまで、次の段階には進みませんでした。
block に進む前には corner と Monte Carlo をすべて実行して spec 表を埋め、同僚にもその表をもう一度確認してもらいました。講義ではこの過程を私の画面でお見せしましたが、実際に何度か自分でやってみてこそ慣れるものです。
そこで今回は、私の画面ではなく、皆さんのPCで実行する実習を用意しました。アナログ回路設計の基礎トレーニングです。
講義とは何が違うのでしょうか
これまでの講義では、主にLTspiceにTSMC 180 nmライブラリを追加して使用しました。今回の実習では、xschem・ngspiceとsky130に変更しました。
Lab 15 · 2段OPAMPのループテストベンチをxschemで開いた画面です。sky130のnfet_01v8 · pfet_01v8で描きました。
すべてオープンソースなので、ライセンスなしで誰でもインストールできます。sky130 は実際のプロセスを公開した PDK なので、コーナーモデルと Monte Carlo モデルが含まれており、デザインルールもあるため、レイアウトを実寸で見ることができます。
同じOPAMPをsky130のデザインルールで描いたKLayoutの画面です。右側の大きな四角形が補償コンデンサCcです。
45 cornerとMonte Carloも自分のPCで実行します。
Lab 17 · input pairのミスマッチによって生じるオフセットをMonte Carloで1000回実行したngspiceの画面です。点1つが1回のrunです。
会社でVirtuoso・ADEを使うことになる方のために、同じ作業をCadenceではどこで行うのかを併記した案内も入れました。
Lab 1つはこのように進めます
各Labとも手順は同じです。まず結果を予測して記入し、実行してみて、自分の予測がどの程度当たっていたかを確認します。
Lab 1の最初の質問です。Vdsを0.3 Vから1.2 Vへ4倍に上げると、Idは何%増加するでしょうか?答えを見る前に、自分の数字を先に入力します。
予測は一度保存すると修正できません。間違った数字が残っていることで、どこで間違えたのかを見つけられるからです。
先ほど記載した質問も実習の中に含まれています。
Lだけを大きくした回路はLab 5で再度シミュレーションしてみます
slew rate を決めるものについては Lab 15です。
PSRRをどのように記述し、どのように実行するかはLab 19
spec で W と current を決める手順は Lab 9 で最初からやってみます
トランジスタ一つから始めて、CSアンプ、差動対、カレントミラーを経て、2段OPAMPを設計します。最後は、同僚から引き継いだブロックをチェックリストどおりに再度動かしてみるデザインレビューで締めくくります。4つのLevelに、Labは23個あります。
Level が終わるたびに Level check があります。初めて見る spec を受け取り、W・L・current を決めると、check script が spec の各項目を採点し、もう一度解くと spec が新しくなります。答えを暗記しただけでは合格できないようにしています。
Level 3を終えると、SAR ADC・PLL・DC-DCに組み込まれるblockをトランジスタレベルで動かしてみるProject prepセットが続きます。
Project prep 1 · SAR ADC core의 CDAC・comparator・switch를 sky130 design rule로 그린 KLayout 화면입니다.
決済前に無料で試すことができます
最初の3画面は、会員登録してログインするだけで無料です。
開始前の確認 · 自分のPCにtoolをインストールし、基準となる数値が正しく出るか確認します
Lab 1 · トランジスタ1つを動作させ、オペレーティングポイントを回路図上で読み取ります
Simulation guide · 実習で使うngspiceコマンドとエラーメッセージの辞典です
Lab 1のregion図です。VgsとVdsに応じてtransistorがどのregionにあるかを1枚に色付けしました。Lab 1は無料なので、この図を直接動かしてみることができます。
Windows 10・11のPCにディスク容量30 GB、メモリ8 GB以上があれば十分です。お使いのPCで動作するかどうかは、まずStart checkで確認してみてください。
実習中にツールが停止したり、数字が異なって表示されたりした場合は、各ステップにある"お問い合わせ"からご質問ください。どのLabの何ステップかが自動的に添付されるので、状況を最初から説明する必要はありません。
構成と実際の画面はこちらでご覧いただけます。
Digital · Layout · Verification · Implementation · HW board · Embeddedの基礎も同じ方法で作っています。一つずつ公開するたびに、改めてお知らせします。
質問をお寄せくださった皆さまのおかげで、何を実習として作るべきか知ることができました。ありがとうございます。質問掲示板はこれからも引き続き確認していきます。
サムコーチより
こんにちは、回路設計メンターのサムコーチです。
最近、株式と産業の両方でAI半導体が最もホットなキーワードですね。
その流れの中で私が準備した「AI半導体設計講座」が
ついに雇用労働部の国費支援審査を通過しました!👉今すぐ申し込む
🔹 AI半導体が産業の中心となる
最近のAI産業の成長速度は想像を超えています。
GPT、Llama、Claudeのような超大規模言語モデルが登場し
産業全般の演算構造そのものが再定義されています。その中心にはAI半導体(AI Accelerator)があります。
AIがいくら発展しても、
その演算を担当する半導体構造がこれについていけなければ
結局速度と効率は限界にぶつかります。そのため今、全世界がAI半導体設計人材の確保に乗り出しています。
サムスン、ハイニックス、エヌビディア、AMDだけでなく
国内スタートアップ、ファブレス、研究所まで
すべて「演算効率を構造的に設計できる人」を探しています。🔸 GPU以降、新しいアーキテクチャ競争の時代
現場では今、GPU基盤演算の限界を超えるための
様々な設計革新が同時に進行しています。チップレット(Chiplet)アーキテクチャ:大型チップを複数のモジュールに分けて設計することで、
製造プロセスの制約を減らし、発熱と歩留まりの問題を改善するアプローチです。HBM(High Bandwidth Memory)統合:
AIモデル学習のボトルネックであるメモリ帯域幅問題を解決するため、
HBMを直接積層し、演算ユニットとインターフェースを最小化する技術が注目されています。3D積層(3D Stacking):
GPUよりもはるかに高い演算密度を確保するため
ロジックチップとメモリチップを垂直に積層して信号遅延を減らす方式です。
これらの技術が一つに結ばれ、
結局AI半導体の核心は「効率的な演算構造を設計する能力」に収束します。🔸 回路設計者が身につけるべき三つの軸
① 共通実務能力
Verilog/SystemVerilogでRTL設計を行い、
FPGAを通じて実際の回路を実装し、
タイミング制約と電力、信号完全性を合わせていく過程は
すべての設計者の基本技であり「回路の言語」です。
これはもはや選択ではなく必須です。② 専門設計領域の深化
進路によって設計の深さが変わります。
電力半導体分野ではGaNベースの電源回路や
3レベルスイッチングチャージャーのような高効率回路設計を、
デジタル設計分野ではDDR、PCIe、SerDesのような
高速インターフェース設計およびVerification環境構築を扱います。
これは単に学ぶのではなく、直接設計して検証してこそ理解できる領域です。③ 業界をリードするトレンディな技術
チップレット、3D積層、AIベースEDA、
HBMメモリ統合、そしてAIアクセラレータアーキテクチャ設計。
この5つがまさに今、業界の未来を決定づける技術です。⚙ 理論ではなく「実際の設計思考力」を学ぶ過程
この三つの軸を実務的に結びつけるために
私が直接構成した「AI半導体設計実務」コースが
今回雇用労働部K-デジタル基礎力量訓練に正式承認されました。このコースは単純に「学ぶ講義」ではありません。
「設計者の思考方式を身につける訓練」です。Verilogで演算ブロックを直接設計し
CPUアーキテクチャを実装しながら
最後にAI演算ユニットを追加してAIアクセラレータ構造を完成させます。
全過程は「なぜこの構造が効率的なのか?」、
「実際のチップ設計ではどのような制約を考慮すべきか?」、
「この信号タイミングはなぜこのように設定されるのか?」を絶えず問いかけながら進行されます。課題を提出すると単純に点数を付けるのではなく、
現場エンジニアの視点から実際のTape-out段階での問題まで指摘いたします。"この構造はHold Violationが発生する可能性があります。"
"このタイミングはFPGA環境では通過しても実際のASICでは失敗する可能性が高いです。"このようなフィードバックこそが「実務型設計センス」を作る瞬間です。
👨🏫 運営構造及びサポート体制
運営プラットフォーム: コメント(COMENTO)
講師陣構成:
メイン講師1名(サムスン電子S.LSI出身半導体回路設計エンジニア - サムコーチ)
アシスタント講師2名(現職回路設計エンジニア)
サポート方式:
リアルタイム質疑応答およびプロジェクト別フィードバック
高度学習資料、設計トレンドレポート提供
AI半導体コンペティション受賞作品分析セッションの運営
最新業界ポジション分析およびキャリアQ&Aセッション提供
このシステムは単純な学習ではなく、
実務感覚 → ポートフォリオ構築 → キャリア拡張につながる構造で設計されています。💰 国費支援特典及び修了特典
本コースは雇用労働部K-デジタル基礎能力訓練事業を通じて
受講料の90%以上が国費で支援されます。
実際の自己負担金は約4万2千円レベルです。公式修了証(NCSコード含む)発行
生涯受講権提供(アップデート含む)
コメント現職者コミュニティ6ヶ月利用権
→ 現場の設計者および受講生間での技術質問、就職情報共有が可能AIコンペティショントレンドレポート及び受賞作品分析コンテンツ提供
AI半導体就職・転職情報チャンネル連携支援
このコースは本来40〜50万円台の実習型カリキュラムですが、
国費支援のおかげでほぼ無料で受講することができます。ただし予算が限られているため
期別先着順締切で運営されます。また、国費支援の特性上、支援がいつ締め切られるかわかりません。
受講特典は同じように維持されるため、
迷わずに申請できる時に申請していただければと思います。
(実際に23年度まで100%無料でしたが、2024年に90%に変更されました。)👉今すぐ申し込む
🚀 修了後の拡張:キャリア&公募展
この過程を修了した受講生は単純に「AI半導体を学んだ人」ではありません。
AI半導体コンペティション、設計インターンシップ、半導体企業就職準備など
実際のキャリア段階につながる実務能力ベースの人材になります。AI半導体コンペティション参加準備クラス運営
→ 実際の受賞作品構造分析、提出回路設計フィードバック提供就職・転職支援コンテンツの提供
→ 採用トレンド、ポジション分析、企業別設計能力ガイドコミュニティネットワーキング
→ 修了生同士の勉強会、共同プロジェクト及び情報交流支援
つまり、学習の終わりではなく
「AI半導体設計者としてのキャリアを具体化するスタート地点」となります。AI半導体産業は単純に半導体の一分野ではありません。
AI、システム、半導体が融合した新しい技術エコシステムの中心です。
今や回路設計者は単純に「チップを設計する人」ではなく、
「AI演算構造を設計するエンジニア」にならなければなりません。今回の国費支援課程を通じて
実際の産業レベルの設計感覚を身につけ、
AI半導体時代をリードできる実務型人材として成長していただければと思います。ありがとうございます。
回路設計メンター サムコーチより。
(無料資料リンク 誤送にて再度お届け致します。)
回路設計就職準備生の皆さん、こんにちは。
最近の採用市場を見ると、
公債は減り、少数精鋭でポジションを採用する流れがはっきりしています。
特にデジタル設計だけを準備していた方々は「私がこの方向で大丈夫かな?」という悩みが深まる時期でもあります。私も、現業や教育現場で多くの方に出会い、
「情報はたくさんありますが、私に合った方向を探すのはまだ難しい」という話をよく聞きました。だから今回、
正確な方向性と実際の準備方法を提供するセミナーを用意しました。今回のセミナーは
ただの情報伝達ではなく、
「皆さん一人が、自分の位置を正確に確認し、次のステップを描くことができるように」
実用的なお手伝いをさせていただきました。✅セミナー:2025回路設計就職戦略セミナー
👉セミナーを申請する構成内容は次のとおりです。
各産業別回路設計職務採用フロー分析
デジタル+アナログ+検証+システム統合体験の重要性
実際の就職/離職成功事例の共有
短時間で実務競争力を高める方法
自由Q&A(採用、離職、勉強方向すべての質問を歓迎)
🎁セミナー参加者全員の提供特典
回路設計に参入するための無料PDF電子ブック
今後の講義受講時に使用できる20%割引クーポン
(参加のみしても、準備に必ず必要な資料を受け取れるように準備しました。)
🎯追加資料と特別特典も一緒にお届けします
📢追加で、今回ぜひ一緒に見て欲しい映像もご用意しました。
2025 半導体回路設計就職、こうして準備しなければなりません
デジタル設計だけでは不十分です。
現在、デジタルとアナログの統合経験を持つ人材を企業が探しています。この映像では
採用担当者と現職者のインタビューを通じて得た鮮やかなインサイト
回路設計5大職務別準備方向
T字型人材戦略
推奨ポートフォリオの設定方法
9ヶ月就職準備ロードマップ
をすべて具体的にまとめました。
📺ビデオを見る
👉 https://www.youtube.com/watch?v=a8-_rZENV9c(※この映像はセミナー申請の有無にかかわらず、誰でも無料で視聴できます。)
今回のセミナーは
「情報だけ積み重ねて苦しみが加わる準備」ではなく、
「方向を明確にし、実際に移動できるようにする準備」を助けるために作りました。今一人だけの悩みの中にいるなら、
今回のセミナーを通じて明確な道を訪ねていただけるようお手伝いします。気軽に参加して、
あなたの回路設計キャリアの旅をより確実にしましょう。一緒に成長する時間になることを心から楽しみにしています。
ありがとうございます。サムコーチドリーム。
回路設計就職準備生の皆さん、こんにちは。
最近の採用市場を見ると、
公債は減り、少数精鋭でポジションを採用する流れがはっきりしています。
特にデジタル設計だけを準備していた方々は「私がこの方向で大丈夫かな?」という悩みが深まる時期でもあります。私も、現業や教育現場で多くの方に出会い、
「情報はたくさんありますが、私に合った方向を探すのはまだ難しい」という話をよく聞きました。だから今回、
正確な方向性と実際の準備方法を提供するセミナーを用意しました。今回のセミナーは
ただの情報伝達ではなく、
「皆さん一人が、自分の位置を正確にチェックして次のステップを描くことができるように」
実用的なお手伝いをさせていただきました。✅セミナー:2025回路設計就職戦略セミナー
👉セミナーを申請する構成内容は次のとおりです。
各産業別回路設計職務採用フロー分析
デジタル+アナログ+検証+システム統合体験の重要性
実際の就職/離職成功事例の共有
短時間で実務競争力を高める方法
自由Q&A(採用、離職、勉強方向すべての質問を歓迎)
🎁セミナー参加者全員の提供特典
回路設計に参入するための無料PDF電子ブック
今後の講義受講時に使用できる20%割引クーポン
(参加のみしても、準備に必ず必要な資料を受け取れるように準備しました。)
🎯追加資料と特別特典も一緒にお届けします
📢追加で、今回ぜひ一緒に見て欲しい映像もご用意しました。
2025 半導体回路設計就職、こうして準備しなければなりません
デジタル設計だけでは不十分です。
現在、デジタルとアナログの統合経験を持つ人材を企業が探しています。この映像では
採用担当者と現職者のインタビューを通じて得た鮮やかなインサイト
回路設計5大職務別準備方向
T字型人材戦略
推奨ポートフォリオの設定方法
9ヶ月就職準備ロードマップ
をすべて具体的にまとめました。
📺ビデオを見る
👉 https://www.youtube.com/watch?v=a8-_rZENV9c(※この映像はセミナー申請の有無にかかわらず、誰でも無料で視聴できます。)
今回のセミナーは
「情報だけ積み重ねて苦しみが加わる準備」ではなく、
「方向を明確にし、実際に移動できるようにする準備」を助けるために作りました。今一人だけの悩みの中にいるなら、
今回のセミナーを通じて明確な道を訪ねていただけるようお手伝いします。気軽に参加して、
あなたの回路設計キャリアの旅をより確実にしましょう。一緒に成長する時間になることを心から楽しみにしています。
ありがとうございます。サムコーチドリーム。

