理論編の場合はamba specやXilinx Reference manualを見れば分かる内容ですが、実際に実装する際は参考になる実装例と、分からない機能の（特にprotoinstやVIP活用部分での）有無が大きく違うのですが、実質的な助けになりました。

hjkim99

設計独学と共にVerilog HDLを利用してSoC Busの基本となるAMBA AXI4設計とVIP検証経験を積んでみましょう！

semisgdh

設計独学マスビの実戦 Verilog HDL Season 2 (AMBA AXI4 完全制覇)

hjKimさん、丁寧な受講レビューを残していただき、ありがとうございます。
おっしゃる通り、リファレンスマニュアルだけでは実感しにくい部分がありますが、実習と一緒に実装体に触れながらお役に立てたとのことで、私も嬉しいです。特にprotoinstやVIP活用のような詳細機能まで理解していただけたとのことで、やりがいを感じます。学んだ内容を実際のプロジェクトにもうまく繋げていただけるよう応援しています！

반도체

verilog

fpga

amba

임베디드

설계독학과 함께 Verilog HDL을 이용하여 SoC Bus의 기본이 되는 AMBA AXI4 설계와 VIP 검증 경험을 쌓아봅시다!

설계독학맛비

입문

초급

중급이상

베릴로그 HDL

Verilog HDL

필드 프로그래머블 게이트 어레이

FPGA

Embedded

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)

설계독학맛비's Verilog HDL Season2 를 시작하기 전에

Data 전송의 기본이되는 Valid / Ready Handshake 설계 정복하기

원활한 Data 전송을 위한 필수 Buffer, FIFO 설계 정복하기

AXI4 Interface 를 설계하기 위한 이론 및 검증환경 숙지하기

AXI4-Lite 설계 정복하기

AXI4-Stream 설계 정복하기

AXI4 설계 정복하기 (feat. 설계엔지니어라면 꼭 알고 있어야하는 내용들!!)

Mem copy IP. DMA (Direct Memory Access) 설계하기.

[프로젝트] "Matbi Mem copy IP" 를 FPGA 에 올려보자! (동작 및 Performance 확인)

마치며