Vivado "add source"에서 무한로딩 현상
1404
投稿した質問数 7
안녕하세요. 이제 처음 Vivado에서 project 파일을 만든 후 design source 파일을 처음 추가했는데 위 사진 창에서 넘어가질 않네요... 혹시 컴퓨터 사양때문일까요?? 아니면 짐작가는 다른 이유가 있으실까요??
* 처음 맛비님이 주신 프로젝트 파일을 열었을 때 제가 Zybo Z7-10 보드를 사용중이어서 보드를 변경하는 과정에서도 비슷한 현상이 있었습니다.
回答 4
2
일단 저는 2021.1 버전을 지우고 맛비님이 올려주신 2020.2 버전을 재설치하여 FPGA 1강을 성공했습니다!
제가 설치를 잘못했는지.. 이유는 알 수 없지만 다행히 지금은 제대로 동작하는듯 합니다.
혹시 같은 문제로 고생하시는 분들에게 도움이 될 수 있을 것 같아 추가로 설치되는 동안 찾아본 문제 해결 방법 링크 남깁니다.
https://support.xilinx.com/s/question/0D52E00006ihQctSAE/i-have-a-problem-with-the-vivado-when-adding-a-source?language=en_US
0
이렇게 공유해주셔서 감사합니다!
댓글보니 메모리부족이면 질문자님과 같은 이슈가 있다라고 하긴 하는데,
툴버전이 문제가 되네요;; (낮은 버전이 메모리 사용량이 적은건가..)
즐공하세요 :)
0
안녕하세요! 혹시 이전버전 다시 다운받을때 얼마나 걸리셨는지 알 수 있을까요?? 저도 무한로딩이 떠서 ㅠㅠ
0
이전버전 download 시간 이신건가요?
신버전 설치보다는 빠를 것 같아요. (버전이 올라갈 수록 용량이 커집니다.)
위 링크에서 2020.2 버전 설치 부탁드려요.
0
안녕하세요 :)
음... 컴퓨터 사양이 원인일 수 있을 것 같긴한데요. (만약이거라면... ㅠㅠ)
아니면 혹시 작업하시는 폴더 path 가 255 자 를 넘어가지 않을까요?
UART0, 1 중 선택
1
51
2
datamoverbram모듈질문
1
63
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
96
2
vitis 설치 관련 질문 있습니다!
1
85
2
FPGA 공식문서 읽는법
1
95
2
보드 추가의 클릭창이 없습니다.
1
71
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
81
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
106
1
Vitis 코드 작성
1
130
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
292
3
[9장 led 점등 시간 제어 불가]
1
81
2
Platform Invalid 오류
1
150
3
WSL 설치 관련 문의드립니다!!
1
96
2
Vivado 툴, 파일 질문드립니다!
1
152
2
9장 LED 점등 안됨
1
110
3
Edit in IP Packager 이후에
1
83
1
Fpga 로직
1
89
2
pmu-fw is not running
1
127
2
Create Project에 대해서 궁금해요
1
89
2
장치관리자 USB 포트
1
98
2
FPGA 7장 AXI_LITE I/F질문
1
89
1
bram mover에서 합성할때
1
77
2
타이밍 위반 질문
1
78
2
rvalid 초기화
1
66
2