LV1-21 Edge Detector 구현 방법 질문

안녕하세요 항상 감사하면 살기님,열심히 역량을 쌓아가고 있으신 모습이 너무 좋습니다.피드백을 드리도록 하겠습니다.위 방법으로 한다면 현재 testbench에서의 test는 pass일 것입니다.하지만 조금만 다른 테스트를 하더라도 문제가 발생할 수 있습니다.제가 면접관이라면 코드 리뷰시에 문제를 파악하고 이런 것을 여쭤 봤을 것 같아요."카운터가 3비트인 이유는 무엇인가요?" 답변을 어떻게 하실건가요? 이러한 질문이 나왔다는건 관련 코드에 문제가 있지만 있다는 걸 이러한 힌트를 주었을 때 잘 파악할 수 있는지 볼 수 있습니다. 한번 답변에 대해서 잘 고민해보시기바랍니다. 조금만 다른 테스트라는것은 1을 길게 주었을때입니다.아래를 보면 제가 말씀드린 부분을 이해하셨을겁니다. 135ns 에는 상승엣지를 정확히 디텍했지만,210ns에서 엣지가 아닌데 엣지가 디텍팅 되었죠? 카운트 값이 1이기 때문입니다.(사진) 앞으로도 모범 답안이 아닌 다른 방법으로 푸신다면 본인의 경험이 더 많이 쌓이니 계속 이렇게 좋은 시도 쭉 이어가시길 바랍니다! 혹시 질문 있으시면 답변 남겨주셔요! 화이팅!

[L1-P16 clog2 with memory] clog2 function 질문

안녕하세요 항상 감사하면 살기님, 우선 컴파일 에러에 대해서 말씀드리겠습니다.위에서 주어진 코드는 아래 와같은데요 이경우 에러가 납니다. 아마 그대로 복사하시면 에러가 발생 하실겁니다. 그래서 전체코드를 요청드린겁니다.function integer clog2(input DEPTH); begin if(DEPTH == 1) begin clog2 = 0; end else if(DEPTH >= 2 && DEPTH 답글로주신 전체 코드로는 에러가 발생되지 않습니다. Error 부분에 대해 말씀드리면잘못된 부분에 대해서 말씀드리면 function integer clog2(input DEPTH);이 부분 입니다. 입력에 integer 라는 부분이 빠져있어서 function의 입력은 1bit으로 인식됩니다.그래서 addr 이 1bit 으로 선언이 되었습니다.따라서 아래처럼 수정하시면 정상동작 하실거라 생각이듭니다. function integer clog2(input integer DEPTH);하나 추가로 말씀드리고싶은것은 아래코드인데요. 아래코드의 dout always @(posedge clk or posedge rst) begin if (rst) begin dout 좋은 시도에 다시한번 따봉 드립니다! 혹시 더 궁금하신점이 있다면 말씀부탁드립니다.

학교에서 사용하는 툴

안녕하세요 김종원님,학교에서 설치한 버전이나 환경이 가이드 드린것과 다를 수도 있으므로,데스크탑에 새로 설치하실때 에는 강의에서 가이드 해드린 방법으로 설치하시는 것을 추천 드립니다. 그래야 나중에 환경에 문제가 있을때 가이드를 드릴때도 쉽게 드릴 수 있을 것 같습니다. 혹 추가적인 질문있으시면 언제든 말씀해주세요.

[L1-P16 clog2 with memory] clog2 function 질문

안녕하세요 항상 감사하면 살기님,다른 방법(모범답안이 아닌 본인의 것)으로 접근하시는 것은 정말 좋은 시도입니다.음 제가 모범답안에서 function 부분만 위에 언급 주신걸로 변경했을땐 컴파일 에러가발생하는데요.function말고 수정하신 포인트들이 더 있으신가요(DEPTH 값을 변경하셨다던가)?전체 코드를 공유해주시면 좀 더 명확하게 말씀드릴수있을것 같아요.

fsm 설계 방식에 대한 질문

안녕하세요 miro11님.열강 중이시군요! 캡처해 주신 것처럼, 해당 문제에서 miro11님처럼 풀어서 안 되는 이유는 없습니다.다만 실무에서는 FSM이 복잡해지는 경우가 대다수인데요, 결국 리더빌리티(즉, 코드를 보기 편한가)가 좋기 때문이라고 생각됩니다.다시 말하면, 코딩/디버깅 시 현재 상태와 다음 상태를 구분할 경우 디버깅할 때 용이한데요, 현재 상태가 무엇이고 다음 상태가 무엇인지 알면 현재 조건의 상태에서 다음 상태가 내가 원하는 상태로 가는지, 다음 상태를 보고 바로 알 수 있죠.또한 논블로킹 로직(현재 상태)과 블로킹 로직(다음 상태)이 코드상에서 구분되어 있으니, 블로킹 로직만 코딩/디버깅하면 되어서 이 또한 리더빌리티 측면에서 좋다고 생각합니다.오히려 제 답변보다 인프런 AI 인턴의 답변이 더 전문적으로 보이기도 하네요.저도 처음엔 이게 왜 더 명확하다는 건지 선배들이 설명해 줘도 이해가 잘 안 됐습니다.하지만 디자인 경험을 수년간 하다 보니 “아, 분리하는 게 리더빌리티를 포함한 여러 측면에서 유리하구나”라는 생각을 하게 됐죠.시즌 1(Level 0,1)에서는 이 부분에 대해서 피부에 와닿지 않을 수도 있습니다.올해 오픈 예정인 시즌 2(Level 2,3) 면접 예상 문제들을 풀어 보시다 보면, 조금이나마 코딩/디버깅 측면에서의 장점을 느끼실 거라 생각됩니다.열강해주셔서감사합니다! 좋은 곳에서 훌륭한 엔지니어가 되시길 응원합니다! 혹 이해를 돕기 위한 추가적인 설명이 필요하시면 말씀 부탁 드립니다.

Level0_P12_verification_testbench

안녕하세요 항상 감사하면 살기 님.네 맞습니다. @(posedge clk) 과 blocking이 둘다 Active region 에서 발생하며 Active region 에서의 스케쥴링(순서)는 툴마다 다른것으로 알고있습니다. 그래서 @(posedge clk); enable = 1;이 경우는 툴에 따라 Pre-clock 인식: TB assign → DUT read (DUT가 enable=0 읽음)Post-clock 인식: DUT read → TB assign (DUT가 enable=1 읽음)위와 같이 될 수 있습니다.그래서 의도에 맞게 입력을 주기 위해선 non-blocking을 이용해 NBA region 으로 지연시킵니다. 참고로, TMI이긴하지만 제가 첫 회사에 다닐때(약 10년전 2015~2016) 라이센스 비용이슈로 ncsim 에서 vcs로 옮기면서 testbench에서 이 이슈로 인해서 시뮬레이션이 정상 동작이 안되어서 툴에 따른 디펜던시를 없에기위해서 blocking 위주로 돌던 환경을 전부 non-blocking 환경으로 변경했던 기억이 있네요. 설계독학 열혈 수강생이신 항상 감사하면 살기 님, 좋은 질문 감사합니다.또 궁금하신 점이 있으면 질문 부탁드려요 감사합니다. 새해 복 많이 받으세요.

155ns 타이밍 이슈에 관한 궁금증(?)

안녕하세요 어진님 혹시 어떻게 고치셨을까요?제가 아래와 같이 한줄을 추가해서(사진) 결과를 보니(사진)155ns에는 13으로 찍히고있습니다.어느 부분에 코드를 넣으셨을까요?코드 수정해주신 부분을 공유해주시면 확인해보겠습니다. 감사합니다.

build 오류

안녕하세요 venusdj1007님,혹시 .bashrc 을 열면 아래와 같은 부분이 있나요?export DISPLAY=$(cat /etc/resolv.conf | grep nameserver | awk '{print $2}'):0이걸 아래 처럼 주석 처리하시고 vs code에서 새로 터미널 열어서 다시 시도해보시겠어요?#export DISPLAY=$(cat /etc/resolv.conf | grep nameserver | awk '{print $2}'):0 만약 이래도안되면 말씀부탁드립니다. 감사합니다.

VIVADO 환경

안녕하세요. ldh001208님.강의의 환경이 리눅스인 이유 중에 하나가 제가 다녔던 회사들을 포함한 대부분의 회사의 설계 환경이 리눅스로 되어있기 때문입니다. 회사에서의 환경이 미리 적응해본다고 생각하시고 시도해 주시길 바랍니다. 처음엔 조금 불편하시더라도 금방 익숙해 질 수 있으실 거라 믿습니다! 혹시 더 궁금한 점 있으시면 언제든지 글남겨주셔요~

코딩테스트

안녕하세요 venusdj1007 님, 좋은 질문 감사합니다.모든 모듈의 기본적인 목표는 입력에 따라 원하는 출력을 만들어내는 것입니다. 코딩테스트 문제 역시 대부분 “특정 입력이 주어졌을 때 특정 출력이 나와야 한다”는 형태로 주어지는 경우가 많습니다. 달라지는 것은 주로 모듈명이나 포트명 정도이며, 포트 선언을 wire로 할지 reg로 할지에 따라 설계 방식이 조금 달라질 수 있습니다.물론 말씀하신 것처럼 모듈 자체를 자유롭게 설계하게 하는 문제가 나올 가능성이 전혀 없는 것은 아닙니다. 예를 들어,카운터 설계메모리 컨트롤러 설계인터럽트 컨트롤러 설계와 같은 문제들이 그러한 경우입니다. 하지만 실제 코딩테스트는 짧은 시간 내에 문제를 해결해야 하기 때문에, 입출력 조건 없이 자유롭게 설계하는 형태는 확률상 낮습니다.질문 주신 부분에 대해 정리하면:실제 기업 코딩테스트에서 input 종류와 output의 종류는 주고 시작하나요?100%는 아니지만 대부분 그렇습니다. 실제로 일부 기업에서는 미리 작성된 코드의 괄호 안을 채우는 방식의 필기시험을 보기도 하지만, 대체로 “입력이 주어지면 원하는 출력이 나와야 한다”는 조건을 만족하는 문제 형태가 훨씬 흔합니다.제가 코딩을 할 때에는 아무래도 모듈명부터 모든 것을 제가 전부 설계하는데, 이렇게 연습을 해도 괜찮을까요?지금까지 설계하신 모듈들도 결국은 “입력 → 출력 요구사항”이 있었을 것이라 생각됩니다. 이 강의에서는 모듈명과 입출력이 주어진 상태에서 문제를 푸는 방식을 다루고 있으며, 이는 실제 코딩테스트에서 가장 많이 나오는 형태와 유사합니다. 또한 강의 문제들을 충분히 연습하시면, 만약 자유롭게 모듈을 설계해야 하는 문제가 나오더라도 대비가 될 수 있다고 생각합니다.결론적으로, 현재처럼 모듈 전체를 직접 설계하면서 연습하는 것도 도움이 되고, 강의에서 제공하는 형태의 문제를 병행해서 풀어보신다면 실제 코딩테스트 대비에 충분히 효과적일 것입니다. 혹시 추가적으로 궁금하신 점이 있다면 언제든 자유롭게 글 남겨주셔요~