alswnsworkout6072
@alswnsworkout6072
Reviews Written
2
Average Rating
5.0
Posts
Q&A
[L1-P16 clog2 with memory] clog2 function ์ง๋ฌธ
์๋ ํ์ธ์ ETA๋ ๋ฐ์์ ๋ฐ ๋ต๋ณ ๊ฐ์ฌ๋๋ฆฝ๋๋ค. ์๋๋ ์ ์ฒด ์ ์ ์ฝ๋์ ๋๋ค. ๋ชจ๋ฒ ๋ต์์์ ์ฐจ์ด์ ์ clog2 function ๋ถ๋ถ ๋ฐ์ ์์ต๋๋ค.`timescale 1ns / 1ps // Design a module according to the following requirements // Memory size: Width: 8 bits, Depth: DEPTH(parameter) // Design a clog2 function (calculate log base 2 and round up). The clog2 is used for the address width. // The memory interface operation should follow the timing diagram shown below. module clog2 #( parameter DEPTH = 256 )( input wire clk, input wire rst, input wire we, input wire [clog2(DEPTH)-1:0] addr, input wire [7:0] din, output reg [7:0] dout ); //TODO function integer clog2(input DEPTH); begin if(DEPTH == 1) begin clog2 = 0; end else if(DEPTH >= 2 && DEPTH = 4 && DEPTH = 8 && DEPTH = 16 && DEPTH = 32 && DEPTH = 64 && DEPTH = 128 && DEPTH = 256 && DEPTH = 512 && DEPTH ํด๋น ์ฝ๋ ์ปดํ์ผ ์ ์ปดํ์ผ ์๋ฌ๋ ๋ฐ์ํ์ง ์์ต๋๋ค. ํน์ ์ปดํ์ผ ์๋ฌ๋ฅผ ๊ณต์ ํด์ฃผ์ค ์ ์์์ง ์ง๋ฌธ ๋๋ฆฌ๊ณ ์ถ์ต๋๋ค.. ์ถ๊ฐ๋ก ํ์ฌ ์ ๊ฐ ์ฌ์ฉํ๊ณ ์๋ xilinx version์ 2020.2์ ๋๋ค. ํ์ง๋ง xilinx version์ ๋ฐ๋ผ ์ปดํ์ผ ์๋ฌ๊ฐ ๋ฌ๋ผ์ง ๊ฑฐ๋ผ๊ณ ์๊ฐ์ ํ์ง ์์ง๋ง, ์ผ๋จ ๊ณต์ ๋๋ฆฝ๋๋ค.(์ฌ์ง) ๊ฐ์ฌํฉ๋๋ค.
- 1
- 4
- 81
Q&A
Exclusive access
๋ต์ฅ ๊ฐ์ฌ๋๋ฆฝ๋๋ค !!
- 1
- 3
- 463
Q&A
AXI4-Lite ARREDY, RVALID ์ ํธ์ ๋ํ์ฌ
์ ๊ฐ ์ ๋ฆฌ๋ฅผ ์ ํ์ง ๋ชปํ ์ํ์์ ์ง๋ฌธ ๋๋ ธ๋๋ฐ ๋ต๋ณ ๊ฐ์ฌ๋๋ฆฝ๋๋ค !
- 1
- 2
- 460
Q&A
chapter 29 DMA์ ๊ด๋ จ๋ ์ง๋ฌธ
๋ต๋ณ ๊ฐ์ฌ๋๋ฆฝ๋๋ค !
- 1
- 2
- 587
Q&A
์ ๊ฐ ๋ณด๋ ค๊ณ ๋ง๋ Vivado 2022.02 ๊ทธ๋ฆฌ๊ณ Ubuntu 22.04 ์ค์น (์ ๋ถ ์ต์ ๋ฒ์ ์ผ๋ก) Flow
์๋ ํ์ธ์ ์๊ฐ ์ ์ค์น ์ค์ธ ํ์์ ๋๋ค.STEP ์์ ๋ง์ง๋ง์ธ ์์ฑ๋ config ํ์ผ์ ํธ์งํ๋ ค๊ณ ํ๊ณ ์์ต๋๋ค.ํ์ง๋ง root ๊ถํ์ด ์๋ ์ ๊ถํ์์ vi /root/.Xilinx/install_config.txt ํด๋น ๋ช ๋ น์ด๋ฅผ ์์ฑํ๋ฉด ๊ถํ์ด ์๋ค๊ณ ํ์ธ๋ฉ๋๋ค.(์ฌ์ง)๊ทธ๋์ sudo su๋ฅผ ํตํด root ๊ถํ์ ๊ฐ์ง๊ณ ๋ค์ด๊ฐ ๊ฒฐ๊ณผ ์์ ํ ์ ์๊ฒ ๋์์ต๋๋ค. ํ์ง๋ง ์ด๋ ๊ฒ ํ ๊ฒฝ์ฐ ์๋์ ๊ฐ์ ํด๋น ์ค๋ฅ๊ฐ ๋ฐ์ํ๊ฒ ๋์์ต๋๋ค. ์กฐ์ธ ์ฃผ์๋ฉด ๊ฐ์ฌํ๊ฒ ์ต๋๋ค.(์ฌ์ง)
- 12
- 4
- 13K




