alswnsworkout6072

안녕하세요 ETA님 바쁘신데 답변 감사드립니다.&nbsp;아래는 전체 저의 코드입니다. 모범 답안에서 차이점은 clog2 function 부분 밖에 없습니다.<pre><code>`timescale 1ns / 1ps

// Design a module according to the following requirements
// Memory size: Width: 8 bits, Depth: DEPTH(parameter)
// Design a clog2 function (calculate log base 2 and round up). The clog2 is used for the address width.
// The memory interface operation should follow the timing diagram shown below.

 module clog2 #(
 parameter DEPTH = 256
)(
 input wire clk,
 input wire rst,
 input wire we,
 input wire [clog2(DEPTH)-1:0] addr,
 input wire [7:0] din,
 output reg [7:0] dout
);

 //TODO

 function integer clog2(input DEPTH);
 begin
 if(DEPTH == 1) begin
 clog2 = 0;
 end
 else if(DEPTH >= 2 && DEPTH < 4) begin
 clog2 = 1;
 end
 else if(DEPTH >= 4 && DEPTH < 8) begin
 clog2 = 2;
 end
 else if(DEPTH >= 8 && DEPTH < 16) begin
 clog2 = 3;
 end
 else if(DEPTH >= 16 && DEPTH < 32) begin
 clog2 = 4;
 end
 else if(DEPTH >= 32 && DEPTH < 64) begin
 clog2 = 5;
 end
 else if(DEPTH >= 64 && DEPTH < 128) begin
 clog2 = 6;
 end
 else if(DEPTH >= 128 && DEPTH < 256) begin
 clog2 = 7;
 end
 else if(DEPTH >= 256 && DEPTH < 512) begin
 clog2 = 8;
 end
 else if(DEPTH >= 512 && DEPTH <1024) begin
 clog2 = 9;
 end
 else begin
 clog2 = 1;
 end
 end
 endfunction

 
 reg [7:0] mem[0:DEPTH-1];

 integer i;

 always @(posedge clk or posedge rst) begin
 if (rst) begin
 dout <= 8'b0;
 for (i = 0; i < DEPTH; i = i + 1) begin
 mem[i] <= 8'b0;
 end
 end else if (we) begin
 mem[addr] <= din;
 end
 dout <= mem[addr];
 end



endmodule</code></pre>해당 코드 컴파일 시 컴파일 에러는 발생하지 않습니다. 혹시 컴파일 에러를 공유해주실 수 있을지 질문 드리고 싶습니다..&nbsp;추가로 현재 제가 사용하고 있는 xilinx version은 2020.2입니다. 하지만 xilinx version에 따라 컴파일 에러가 달라질 거라고 생각은 하지 않지만, 일단 공유 드립니다.<img src="https://cdn.inflearn.com/public/files/posts/a68e7dcc-91db-42c3-9dbf-507d0659714a/32d7fa4f-d694-4ea0-bd60-7cd009096f3b.png" media-type="img" alt="image.png" title="image.png" width="643" height="127">&nbsp;감사합니다.&nbsp;

[L1-P16 clog2 with memory] clog2 function 질문

답장 감사드립니다 !!&nbsp;

Exclusive access

제가 정리를 잘 하지 못한 상태에서 질문 드렸는데 답변 감사드립니다 !&nbsp;

AXI4-Lite ARREDY, RVALID 신호에 대하여

답변 감사드립니다 !&nbsp;

chapter 29 DMA에 관련된 질문

안녕하세요 수강 전 설치 중인 학생입니다.STEP 에서 마지막인 생성된 config 파일을 편집하려고 하고 있습니다.하지만 root 권한이 아닌 제 권한에서 vi /root/.Xilinx/install_config.txt 해당 명령어를 작성하면 권한이 없다고 확인됩니다.<img src="https://cdn.inflearn.com/public/files/posts/c3d145eb-775b-41f4-962b-80b6ce38b4f9/오류2.png" alt="image" title="image">그래서 sudo su를 통해 root 권한을 가지고 들어간 결과 수정할 수 있게 되었습니다.&nbsp;하지만 이렇게 할 경우 아래와 같은 해당 오류가 발생하게 되었습니다. 조언 주시면 감사하겠습니다.<img src="https://cdn.inflearn.com/public/files/posts/4284a580-0a62-4760-a023-44c47ca700a8/오류1.png" alt="image" title="image">

alswnsworkout6072

Posts