강의

멘토링

커뮤니티

Inflearn Community Q&A

backy's profile image
backy

asked

Basics of FPGA Utilization Using Verilog

What is Register - 10

reg 선언 후

Resolved

Written on

·

393

0

reg를 선언 후에 F/F에서 사용하지 않고 내부 IP Block으로 바로 연결되어도 괜찮을까요?

fpgaverilog

Answer 2

1

alex님의 프로필 이미지
alex
Instructor

안됩니다.

reg 로 선언한 신호는 always 문을 사용해서 f/f을 만들어 주어야 합니다.

ff 거치지 않고, 다른 블럭의 입력으로 넣으려면 wire 로 선언해야 합니다.

0

jwbaek님의 프로필 이미지
jwbaek
Questioner

답변 감사드립니다. 선생님 ^-^

backy's profile image
backy

asked

Ask a question