alwayw구문의 작동 순서에 관해 문의드립니다.
333
1 asked
Verilog를 이용한 FPGA 활용-기초 강의에서
첫번째 코드의 시뮬레이션의 결과가
이렇게 나오는데 구간 2와 구간 3이 왜 같은 클락에서 발생하지 않고 2번 발생후에 3번이 발생하는지 모르겠습니다.
병렬적으로 코드 구현이 된다고 이해를 했는데 혹시 제가 놓친 코드가 있을까요
Answer 2
0
24페이지의 소스코드를 보면, (라인 37) 강제로 딜레이 #133 (133ns)을 주었기 때문입니다.
in1을 1로 만들고, 133ns 딜레이 후에 in2의 값이 10으로 변경됩니다.
이는 simulation상에서는 delay를 사용자가 원하는 대로 줄 수 있습니다.
(실제로 코드를 합성할 때에는 이렇게 딜레이를 줄 수 없습니다)
L2_P12_priority_data_controller 코드 리뷰 부탁드립니다.
1
34
2
카페 등업신청
0
47
1
fpga
1
66
2
FPGA 연결 확인 방법
0
54
1
Arty z7 -20 보드의 경우
1
64
2
RVALID/RREADY 핸드셰이크 발생 시 RDATA 전이가 발생해도 문제가 없는 이유?
1
91
4
강의노트는 어디서 받을 수 있나요?
0
72
2
lwip 실험중 오류 상황
0
69
2
이 강의 zboz7보드에서도 실행 가능한가요?
1
72
1
Chapter 16 FSM 관련 질문
1
91
2
강의 환경(linux) 관련 질문
1
107
2
L2_P08 SRAM 코드 리뷰 부탁드립니다.
1
86
2
Arty Z10 관련 문의
1
84
2
수강 순서 질문 있습니다
1
97
2
cache에서 data miss가 나고 메모리에서 read data할때 이해가 안가는 신호가 있어서 질문 드립니다.
0
87
1
13장 파이프라인 질문 드립니다.
1
125
2
Verilog를 이용한 FPGA 활용기초 37p 질문입니다.
0
130
2
10 bits * 10bits 연산 구현 질문
0
282
1
강의문의
0
320
1
오타 및 내용 수정이 필요합니다.
0
344
1
parts 선택 관련 문의드립니다 !
0
370
1
FPGA MCU Porting
0
592
1
reg 선언 후
0
448
2
행렬과 관련하여 문의드립니다.
1
408
1