Bitstream이 생성이 안돼서 질문드립니다!
1223
2 asked
안녕하세요 맛비님. LED 깜빡이기 실습을 하는 과정에서 맛비님이 올려주신 코드로 실행을 했는데 Bitstream 생성 과정에서 다음과 같은 오류가 떠서 진행이 안되네요 ㅠㅠ
혹시 어떻게 해결해야하는지 알 수 있을까요??
Answer 1
0
안녕하세요 :)
"TclStackFree: incorrect freePtr. Call out of sequence?
은 저도 처음보는 상황인데요. 올려주신 상황만 봐서는 어디가 잘못되었는지 모르겠습니다.
우선 메세지에서 순서가 잘못된게 아닌가? 라고 하고 있으니
프로젝트를 생성한 이후에 어떤 단계를 거쳤는지, 캡쳐와 함께 자세히 설명가능할까요?
0
앞에 질문한거 이후에 혹시 몰라서 다른 실습을 해봤습니다.
fpga 4장에서 bitstream file을 생성하는 과정에서 다음과 같이 오류가 발생했습니다. 맛비님께서 하신 설정대로 모두 다 따라했는데 계속 오류가 발생하네요..ㅜㅜ 혹시 해결 방법이 있을까요?
1
음.. 제가 알 수 있는 정보는 올려주신 캡쳐 하나말고는 없네요 ㅠ 이것만 봐서는 우측상단에, ps 영역부분의 합성 fail로 보여지는데요.
처음 글의 문제가 되었던 것과 현재것, 이렇게 두개의 프로젝트가 있는 폴더를 통째로 각각 압축해서, 공유드라이브에 올려서 공유해주시겠어요? 직접 봐야 알 수 있을 것 같아요.
0
https://drive.google.com/file/d/17cHV4b2T07gqmGE8F_jtmQRLqWzjFHGD/view?usp=sharing, https://drive.google.com/file/d/1YGxpJu09r_JAeg9TICiH7Vi5d4-pTsCn/view?usp=sharing
여기있습니다!
0
공유해주신 프로젝트 중 4장 열어봐서, log 파일을 보았고요.
같은 이슈가 있네요..;;;; (저게 무얼까요.. ㅠ)
제대로 따라하신 건 맞는 것 같아요. 저는 주신 4장 프로젝트를 2022.1 에서 진행하였고요.
잘됩니다.
느낌상.............. 그렇다면 환경의 문제라고 봐야할 것 같은데요.
노트북 사양 알려주실 수 있을까요?
0
왼쪽이 질문자님의 log, 오른쪽이 방금 제가 합성한 log 입니다.
중간에 저랑 동일하게 가다가 딱 종료되는 것으로 봐서, 환경문제가 맞는 것 같아요.
노트북 사양이 최신이라면, Tool 버전을 바꿔보시겠어요?
노트북 사양입니다! 혹시 제가 외장하드에 툴을 설치했는데 그거때문에 문제가 될수 있나요?1
저도 현재 외장하드 사용중이라, 이슈가 될 것 같진 않아요.
메모리 크기가.... 조금 걸리는데, 강의만들면서 사용한 노트북은 16 GB 입니다.
====================
https://www.xilinx.com/products/design-tools/vivado/vivado-ml.html#memory
recommandation 에 2GB 면 괜찮다 적혀있긴 한데
8GB 면, RAM 이 조금 부족할 수 있겠다 생각이 드네요.
노트북을 바꾸라는 말은 좋은답변이 아닌 것 같고, Tool 버전을 낮춰보시는게 어쩌면 도움이 될 수있겠다 생각이 들어요. 2020.2 설치 가능할까요? (강의에서 사용한 버전)
1
맛비님 버전 낮춰서 설치완료하고 다시 실시해봤습니다. 다음과 같은 문제점이 또다시 발생하네요 ㅜㅜㅜ ip가 잘못됐다는거 같은데 어떻게 해야될까요... ㅠㅠ
1
무엇이 원인지 잘 모르겠니요 ㅠㅠ
끝까지 포기하지않고 해결하셔서 진심으로 감사드립니다. 제가 해드린게 없네요 ㅠ
남은 강의 잘 공부하셔서 인생에 도움이 되시길 바라겠습니다. 즐공하세요!!
1
안녕하세요!
지나가다가 같은 오류가 발생했는데 해결해서 늦었지만 답글을 달아봅니다...
노트북/본체의 컴퓨터 이름이 ASCII로 되어있지 않으면 저런 오류가 발생하더라구요.
같은 오류 있으신 분은 컴퓨터 이름 확인하고 돌려보시면 좋을 것 같아요!
UART0, 1 중 선택
1
43
2
datamoverbram모듈질문
1
59
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
95
2
vitis 설치 관련 질문 있습니다!
1
83
2
FPGA 공식문서 읽는법
1
94
2
보드 추가의 클릭창이 없습니다.
1
69
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
80
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
104
1
Vitis 코드 작성
1
130
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
284
3
[9장 led 점등 시간 제어 불가]
1
80
2
Platform Invalid 오류
1
145
3
WSL 설치 관련 문의드립니다!!
1
96
2
Vivado 툴, 파일 질문드립니다!
1
148
2
9장 LED 점등 안됨
1
108
3
Edit in IP Packager 이후에
1
82
1
Fpga 로직
1
88
2
pmu-fw is not running
1
126
2
Create Project에 대해서 궁금해요
1
89
2
장치관리자 USB 포트
1
97
2
FPGA 7장 AXI_LITE I/F질문
1
88
1
bram mover에서 합성할때
1
75
2
타이밍 위반 질문
1
75
2
rvalid 초기화
1
60
2