MNIST(CNN) Review 설명에서...
540
9 asked
Answer 2
0
저도 방금 해당 강의 듣다가 이부분이 좀 헷갈렸었는데 두분에게 감사드립니다!
그리고 해당 질문에서 추가적으로 질문드리고 싶은 건 각기 다른 커널들은 다른 특징들을 갖고 있나요? (ex. 커널 계수의 차이)
만약 모두 같은 커널들이면 굳이 갯수를 늘려서 연산 횟수를 늘릴 필요가 있는지 의문이 들어서 질문해봅니다!
0
안녕하세요 :)
상세하게 어떤 부분이 이해가 안된다 알려주시면, 자세히 적는데 도움이 될 것 같아요 :)
output channel 의 증감여부는 weight 의 output channel 에 관련이 있습니다. 즉, kernel size 와는 무관
24 -> 36 채널 증가,
위와 같은 이야기지만, weight 의 output channel 의 개수가 36 개이기 때문입니다.
제가 당연한? 이야기를 해드리고 있어요.
영상을 8장..? 정도까지 보시면 이해가 되시리라 생각됩니다 :)
0
엄청 빨리 답변해주시네요 ^-^;;;
다름이 아니라 채널수가 변하는 부분이 이해가 가질 않습니다.
커널의 갯수가 채널수만큼 있어서 출력 채널의 갯수가 늘었다라고 이해하고 있는데...
24에서 36채널로 증가하는 것도 24depth를 가진 커널이 36개가 있어서 그렇다고 이해하면 될까요?
0
출근중이여서 ㅎ (헨폰..?)
위에서 제가 kernel_size 와 무관하다 라는거는, CNN 연산에서 2-D 영역의 kx,ky 를 의미한 것이 었습니다. 본의아니게 혼동을 드렸겠네요. 다음 그림에서 (R,S)
커널의 갯수가 채널수만큼 있어서 출력 채널의 갯수가 늘었다라고 이해하고 있는데...
맞습니다.
24에서 36채널로 증가하는 것도 24depth를 가진 커널이 36개가 있어서 그렇다고 이해하면 될까요?
위 그림에서 M 에 해당합니다. M = 36 이어서 36 channel 이 된거에요.
이거를 글이 아닌 직접 연산하는 방법을 제 영상을 보시고 따라해보시는게 더 이해가 잘 될 것 같아요.
[AI HW 7장] 효율적인 NPU 설계를 위한 필수 지식, CNN Advanced (feat. TPU Architecture )
7분 부분을 확인해보세요.
이해가 안되시는 부분이 있으면 다시 남겨주세요 :)
[AI HW Lab2] CNN Verilog HDL Practice 1 (Simulation) - 문제설명편 ppt
1
107
2
[AI HW Lab1] CNN Core C 코딩 (Golden Model 만들기)
1
93
2
spartan7 fgga484보드
1
79
1
soft reset관련 질문드립니다!!
1
62
2
예제 코드 환경설정
1
77
2
HW 언어 for loop 해석
1
57
3
수업자료 관련 질문드립니다.
1
76
2
FPGA 기반 ASIC 설계 검증 시 다차원 배열 처리 방식 및 강의 수강 순서 고민
1
106
2
Fpga에 ai 가속기를 사용하는 이유
2
424
2
AI HW 11장 관련 질문드립니다.
1
114
2
소프트 맥스 관련 질문드립니다.
1
204
1
Data형태에 따른 AI가속기 구현 질문
1
223
1
cnn_core simulaiton
2
282
3
zynq z7 10 parameter 크기
1
208
2
ip 패키징 질문
1
287
1
Image 인식 가속 모델을 설계하려면
1
309
2
이 강의 수강을 위해 fpga 구입이 필요할까요?
2
368
2
혹시 AI 관련 강의도 Zybo Board가 필요한가요?
1
292
2
cnn_kernel.v 코드질문입니다.
1
199
1
6장2부 15분 12초 왜 feature map size가 변경되지 않나요?
1
256
2
zybo z7 케이블 관련 질문
1
363
1
CNN layer별 연산
1
274
2
CNN Core에 weight 와 input feature map 관련해서 질문있습니다!
1
263
1
Linux 및 외장 하드 사용에 관한 질문
1
270
2