라이센스 문제 관련 문의
0
안녕하세요 2주 합성 실습 챌린지 1기 수강생입니다.
제가 실습을 진행하려고 하니 다음과 같이 라이센스 문제가 발생했습니다.
혹시 해결해주실 수 있나요?
verilog-hdl
synthesis
digital-logic
Answer 2
[HDL 32장-2부] 참고 링크 관련
1
36
2
강의 만료일 연장 신청
0
33
2
기초예제 파일 불러오기 문의
0
26
2
7강에 2분 쪽에 문의 있습니다.
0
13
2
5강 43초 부분에서 에러가 납니다.
0
20
2
혹시 별도의 자료가 있나요?
0
34
2
db를 지우고 link 했는데 0 이 아닌 1 이 나옵니다.
0
20
1
queue assignment pattern 문의 건
0
33
1
Mission 5 문의 건
0
46
2
Zynq z7 FPGA single-ended 관련
0
40
1
강의자료 PDF 어떻게받나요?
0
43
2
Differential Amp의 4가지 종류
0
42
1
[HDL 22장] F/F CE 관련 질문
1
46
2
fpga 개발보드
0
30
2
vivado 2022.1 version memory IP 구조
0
39
1
강의 ppt 자료 요청건
0
57
2
17강에 1분23초에 report_timing 쓰시고 무슨 옵션을 쓰신거가요?
0
35
1
latency 개념 구현
1
84
3
5강 14분 49초에 대해 질문
0
49
1
미션tree
0
41
3
강의7 질문
0
47
2
mission1 질문
0
60
3
Verilog Testbench DB 원본
0
50
1
13강에 언급된 강의 내용 질문
1
61
2