강의

멘토링

로드맵

Inflearn Community Q&A

rnjstns07212239's profile image
rnjstns07212239

asked

Practical Digital Circuit Design: Designing Computer Architecture and SoC Protocol Digital IP

[Assignment 4] Design an algorithm to correct detected errors, Hamming code Logic

Hamming Code 질문

Resolved

Written on

·

23

0

image.png

encoder의 경우, output이 [1:21]로 서술되어 있습니다.

image.png

근데 tb를 보면 output인 encoded_message가 [21:1] 로 선언되었는데, 이렇게 선언하게 되면 encoded_message 에 들어오는 값은 B[21:1] 로 매칭되서 들어오게 되는건가요? 아니면 tb 코드에서 [21:1]로 잘못 선언한 것인지 궁금합니다! 감사합니다.

컴퓨터-구조verilog-hdlfpga임베디드amba

Answer 1

0

samcoach님의 프로필 이미지
samcoach
Instructor

안녕하세요, 답변 남겨드립니다.

이 부분은 제가 순서를 반대로 하긴 했네요ㅠ encoder 모듈의 output이 [1:21]로 선언되어 있다면, testbench에서도 동일하게 [1:21]로 선언하여 사용해야 합니다. 만약 testbench에서 [21:1]로 선언한다면, 비트 폭은 같더라도 인덱스 방향이 반대이므로 MSB와 LSB가 뒤집혀 매칭되게 됩니다. 이 경우 의도한 데이터와는 다르게 출력이 연결되어 시뮬레이션 결과가 올바르지 않게 나올 수 있습니다.

실무적으로는 이런 혼동을 피하기 위해 대부분 [N-1:0] 형태로 선언합니다. 예를 들어 21비트라면 [20:0]로 선언하는 것이 일반적입니다. 이렇게 하면 항상 0번 비트가 LSB, N-1번 비트가 MSB라는 암묵적인 약속이 적용되므로 협업 시에도 혼동을 줄일 수 있습니다.

따라서 이번 경우에는 testbench에서 [21:1]로 잘못 선언한 것이 맞고, encoder와 동일하게 [1:21]로 수정해야 합니다. 이후 설계 전체를 일관되게 작성하시는 것이 바람직합니다.

rnjstns07212239's profile image
rnjstns07212239

asked

Ask a question