L0-P03 design에 예제 코드가 그대로 실려있습니다.
79
flowingsunset
1 asked
2
안녕하세요 🙂
[1. 질문 챕터] : L0-P03_vector
[2. 질문 내용] : 제공해주신 Lecture/Practical_interview_student/LEVEL_0/L0_P3_vector/design/vector.v에서
TODO 아래에 정답 코드가 삭제되어있지 않습니다.
[3. 시도했던 내용, 그렇게 생각하는 이유] : 자료 수정 부탁드립니다!
verilog-hdl
system-verilog
Answer 2
FIFO 질문
0
17
2
cache관련 질문 드립니다
0
37
1
수업자료내 출처 문의 드립니다.
0
32
2
보드 관련 질문 드립니다.
1
52
2
34장의 맛비 패턴 generator 관련 질문입니다!
1
52
2
34장과 35장에서 설계한 IP는 DDI의 구조를 설계한 것인가요?
1
53
1
환경설정 문
2
65
2
[HDL 32장-2부] 참고 링크 관련
1
65
2
환불 문의
1
117
2
[LV1_P4_REGISTER ] Non-Blocking
1
67
2
조건문에서 if 연속 사용
1
74
2
vivado 설치
2
111
1
LV1-21 Edge Detector 구현 방법 질문
1
92
1
학교에서 사용하는 툴
1
93
2
[L1-P16 clog2 with memory] clog2 function 질문
1
113
4
fsm 설계 방식에 대한 질문
1
85
2
Level0_P12_verification_testbench
1
78
2
mobaxterm 완전 삭제법
1
257
2
155ns 타이밍 이슈에 관한 궁금증(?)
1
90
2
build 오류
1
105
2
VIVADO 환경
1
103
2
코딩테스트
1
83
2
vscode 환경세팅 방법
2
182
2
L1-P12 인터럽트 제어 질문
2
86
2