inflearn logo
강의

Course
Instructor

Design Self-study Taste's Bible for Practical AI HW Design, Complete Conquest of CNN Operations (Accelerator Practice Using Verilog HDL + FPGA)

[AI HW Lab3] CNN Verilog HDL Practice 4 (FPGA)

ip 패키징 질문

289

작성자 없음

0 asked

1

패키징시 이런 문제들이 뜹니다. 해결책에 대해서 여쭤보고싶습니다.

 

[IP_Flow 19-11770] Clock interface 's00_axi_aclk' has no FREQ_HZ parameter.

 

[IP_Flow 19-2187] The Product Guide file is missing.

 

[IP_Flow 19-11888] Component Definition 'xilinx.com:user:cnn_core_test_ci3_co32_v1_0:1.0 (cnn_core_test_ci3_co32_v1_0_v1_0)': IP description "cnn_core_test_ci3_co32_v1_0_v1_0" is not meaningful: same as name or display name

verilog-hdl fpga 임베디드 cnn

Answer 1

1

yeongduee

삭제된 글입니다

0

semisgdh

안녕하세요 🙂

tool 관련해서는.. 저도 답이 없네요.

해결책 남겨주셔서 감사합니다!

[AI HW Lab2] CNN Verilog HDL Practice 1 (Simulation) - 문제설명편 ppt

1

109

2

[AI HW Lab1] CNN Core C 코딩 (Golden Model 만들기)

1

95

2

spartan7 fgga484보드

1

79

1

soft reset관련 질문드립니다!!

1

62

2

예제 코드 환경설정

1

77

2

HW 언어 for loop 해석

1

60

3

수업자료 관련 질문드립니다.

1

76

2

FPGA 기반 ASIC 설계 검증 시 다차원 배열 처리 방식 및 강의 수강 순서 고민

1

107

2

Fpga에 ai 가속기를 사용하는 이유

2

430

2

AI HW 11장 관련 질문드립니다.

1

114

2

소프트 맥스 관련 질문드립니다.

1

204

1

Data형태에 따른 AI가속기 구현 질문

1

223

1

cnn_core simulaiton

2

283

3

zynq z7 10 parameter 크기

1

209

2

Image 인식 가속 모델을 설계하려면

1

311

2

이 강의 수강을 위해 fpga 구입이 필요할까요?

2

369

2

혹시 AI 관련 강의도 Zybo Board가 필요한가요?

1

297

2

cnn_kernel.v 코드질문입니다.

1

199

1

6장2부 15분 12초 왜 feature map size가 변경되지 않나요?

1

257

2

zybo z7 케이블 관련 질문

1

365

1

CNN layer별 연산

1

275

2

CNN Core에 weight 와 input feature map 관련해서 질문있습니다!

1

263

1

Linux 및 외장 하드 사용에 관한 질문

1

271

2

CNN가속기 질문

1

363

1