25%
16,500원
다른 수강생들이 자주 물어보는 질문이 궁금하신가요?
- 미해결Verilog를 이용한 FPGA 활용 기초
강의문의
안녕하세요. 강사님의 "Verilog를 이용한 FPGA 활용 기초" 강의를 수강 후 다른 FPGA관련 강의들을 이해할 수 있나요? 아니면 FPGA관련 문법을을 따로 공부한 후 해야할까요?
- 미해결Verilog를 이용한 FPGA 활용 기초
오타 및 내용 수정이 필요합니다.
제목과 같이 오타 및 내용 수정이 필요한 듯하여 내용 남김니다.page. 3오타: clocck -> clock page. 8xc7a35tcsg325-1 로 setting 시 implementaion시 error 발생.이미지 내용대로 xc7a35tcsg324-1 이어야 문제 없음. 시간 많이 까먹었네요 ㅜㅜ.. 열심히 기초 닦고, 다음 step 으로 진행, 보드도 구매하여 실습으로 ~~~
- 미해결Verilog를 이용한 FPGA 활용 기초
alwayw구문의 작동 순서에 관해 문의드립니다.
Verilog를 이용한 FPGA 활용-기초 강의에서첫번째 코드의 시뮬레이션의 결과가이렇게 나오는데 구간 2와 구간 3이 왜 같은 클락에서 발생하지 않고 2번 발생후에 3번이 발생하는지 모르겠습니다. 병렬적으로 코드 구현이 된다고 이해를 했는데 혹시 제가 놓친 코드가 있을까요
- 미해결Verilog를 이용한 FPGA 활용 기초
parts 선택 관련 문의드립니다 !
처음에 비바도 파일을 생성할 때 parts 선택 부분에서 xc7a35tcsg에 해당하는 parts를 찾을 수 없다고 나오면 이 문제는 어떻게 해결해야하나요?다른 parts나 boards로 이를 대체할 수 있나요?
- 미해결Verilog를 이용한 FPGA 활용 기초
FPGA MCU Porting
안녕하세요 현재 반도체 설계 업종에 종사하고 있습니다.Full custom 설계를 하다가 이번에 RTL 설계 부서로 이동할 것 같은데 DFT 관련 부서라고 합니다.본 강의가 도움이 많이 되어서 FPGA MCU Porting 을 다음 강의로 들어보려고 하는데 RTL 설계 Flow 를 익히는 관점에서 도움이 될까요?추후에 DDR Controller 까지 들어서 현업에서 도움 받으려고 합니다.그리고 새소식 게시판에 MCU Porting 수강하면 Flash 모듈을 무료로 주신다고 하셨는데 모듈 종류가 뭔지 궁금합니다좋은 강의 감사합니다.
- 해결됨Verilog를 이용한 FPGA 활용 기초
reg 선언 후
reg를 선언 후에 F/F에서 사용하지 않고 내부 IP Block으로 바로 연결되어도 괜찮을까요?
- 해결됨Verilog를 이용한 FPGA 활용 기초
행렬과 관련하여 문의드립니다.
기초가 너무 부족한 학생입니다.reg signed [15:0] data [0:31];16bit 데이터를 32개의 어레이로 선언하는 방식이 이것이 맞는지 궁금합니다.사실 RTL anlysis를 통해서 schematic이 제대로 생성되었는지 확인하였는데, 다음 synthesis 과정에서 constraint wizard로 적절히 파일을 생성해준 다음 synthesis를 진행하였습니다.그런데 error와 warning은 없는데 schematic이나 utilization 정보를 보면 터무니 없는 정보들이 나옵니다.혹시 어떤 부분을 확인하면 도움이 될까요? 저는 개인적으로 어레이 선언한 부분이 잘못된 것인가해서 앞서 질문을 드렸는데 synthesis에서 에러는 안뜨고 전혀 엉뚱한 결과를 내서 디버깅중입니다. ㅜㅜ