s ymb 님 수강평 감사합니다! 강의를 만들 당시 Syntax 는 강의에 무게를 두지 않아서.. 이 부분이 아쉬운거는 저도 인정합니다. ㅠ.ㅠ 더 훌륭한 설계 엔지니어가 되시기를 바라며, Verilog HDL 문법은 꼭 마스터 하시기를 바랄께요. (제 강의에는 없지만, 독학으로 충분히! 가능하리라 봅니다.) 더 재미나고 도움되는 강의를 만들기 위해서 노력하겠습니다. FPGA 도 재밌게 봐주시고, 이후에 있을 AI HW Basic, 실시간 영상처리, Vivado HLS 도 기다려 주세요. (몇년안에... 나오겠...죠?) 설계엔지니어로 현업에서 뵙기를 기대하겠습니다. 즐공입니다 :)