Junghwan Goh님의 생생한 수강평, 설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
수강평 1
평균평점 5
좋은 강의 감사합니다. 잘 들었습니다. 제가 전자과 출신이 아니지만 연구에서 FPGA를 사용하려는 시도를 하는 중인데요, 영상을 통해 현업 활용 팁과 함께 차분하게 잘 설명해 주셔서 전체적인 그림을 그릴 수 있게 된 듯 합니다. 다음 강의도 기대하고 있습니다.
2
수강평 1
평균평점 5
좋은 강의 감사합니다. 잘 들었습니다. 제가 전자과 출신이 아니지만 연구에서 FPGA를 사용하려는 시도를 하는 중인데요, 영상을 통해 현업 활용 팁과 함께 차분하게 잘 설명해 주셔서 전체적인 그림을 그릴 수 있게 된 듯 합니다. 다음 강의도 기대하고 있습니다.
2