학부 시절 SoC관련 부서에서 인턴을 했었는데, AMBA Spec을 하나도 모르는채로 시작해서 상당한 노력과 시간을 쏟았던 기억이 있어요...  그때 이 강의를 듣고 갔더라면 훨씬 더 많은 것들을 배울 수 있었을텐데, 아쉬움이 남네요 ㅎ.. 정말 너무 좋은 강의였습니다! 감사합니다 :)

whdgns3585

설계독학과 함께 Verilog HDL을 이용하여 SoC Bus의 기본이 되는 AMBA AXI4 설계와 VIP 검증 경험을 쌓아봅시다!

설계독학맛비

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)

소중한 경험과 함께 진심 어린 수강평 남겨주셔서 정말 감사합니다.
그때의 아쉬움이 저희 강의를 통해 조금이나마 채워지셨다면 그것만으로도 큰 보람입니다 🙏
앞으로도 더 알차고 실무에 직결되는 강의를 위해 꾸준히 발전하겠습니다.
즐공하세요!!

입문

초급

중급이상

베릴로그 HDL

Verilog HDL

필드 프로그래머블 게이트 어레이

FPGA

amba

Embedded

임베디드

설계독학맛비's Verilog HDL Season2 를 시작하기 전에

Data 전송의 기본이되는 Valid / Ready Handshake 설계 정복하기

원활한 Data 전송을 위한 필수 Buffer, FIFO 설계 정복하기

AXI4 Interface 를 설계하기 위한 이론 및 검증환경 숙지하기

AXI4-Lite 설계 정복하기

AXI4-Stream 설계 정복하기

AXI4 설계 정복하기 (feat. 설계엔지니어라면 꼭 알고 있어야하는 내용들!!)

Mem copy IP. DMA (Direct Memory Access) 설계하기.

[프로젝트] "Matbi Mem copy IP" 를 FPGA 에 올려보자! (동작 및 Performance 확인)

마치며