FPGA엔지니어 C언어 수준

Verilog로 FPGA 디자인 연습 중입니다. 3년전 즈음에 Zynq로 여러가지 디자인을 하다가

최근에는 C/C++ , Python으로 프로젝트 진행 중이었는데요. 최근에는 신규 프로젝트로

다시 Zynq나 MPSoc를 디자인 해야 할 거 같은데 HLS로 진행해 보고 싶은데요.

C언어를 전문가 수준정도가 되어야 HLS 디자인이 수월할지 아니면 중간 수준의 C 역량으로도

HLS 디자인이 가능할지 잘 모르겠네요. 조언 좀 부탁드리겠습니다.