게시글
질문&답변
2024.05.14
Xil_In 함수에 관해 질문이 있습니다.
시스템 구성(Block Design)이 어떻게 구성되어 있는지 알 수 없는 상황에서 어떻게 답변을 드려야 할지 모르겠네요..
- 0
- 2
- 41
질문&답변
2024.05.09
__io_putchar를 추가한 이유를 알고싶습니다.
안녕하세요. __io_putchar() 함수는 printf 함수가 호출되면 출력장치를 지정해주는 용도로 사용됩니다. printf 함수를 실행하면, __io_purchar() 함수에 지정된 출력장치를 통해 데이터가 전달됩니다. 아래 링크에 자세한 내용이 있으니 참조하세요. 링크 : https://eteo.tistory.com/87 감사합니다
- 0
- 1
- 38
질문&답변
2024.05.05
외부 ST LINK/V2 핀맵 질문
안녕하세요. CN7 대부분의 MCU는 핀이 multi-function으로 동작합니다. 한 핀을 가지고 여러가지 목적으로 사용합니다. 내부 레지스터 값을 설정함으로 어떤 기능으로 사용할지를 설정합니다. PA13, PA14핀도 마찬가지 입니다. STM43F446RET6 데이터시트를 보면 이러한 내용들이 잘 나와 있습니다. 아래에 데이터시트 링크와 해당 내용을 참조하시길 바랍니다. ST LINK/V2 st link/v2 pinout 으로 검색하면 자료들을 찾아볼 수 있습니다. 아래 자료 참고하세요. 홈 파인 곳을 확인하면 어떤 핀인지 확인 가능합니다. fw를 공부하려면, 회로도와 데이터시트 등 이러한 자료들을 많이 보셔야 됩니다. 처음에는 어려운데 자꾸 하다보면 적응되고 조금씩 실력도 쌓이게 됩니다 ~!! 데이터시트 링크 : https://www.st.com/en/microcontrollers-microprocessors/stm32f446re.html (사진)
- 0
- 1
- 84
질문&답변
2024.04.30
Text Editor에 관한 질문입니다.
안녕하세요. UltraEdit가 있으면 좋은데, 없으면 평소 사용하는 Editor나 Default Editor를 사용하셔도 됩니다. 다만 Tab : 8, Indent : 8 로 지정하시면 코드가 정렬되어 보입니다. 감사합니다 ~!!
- 0
- 1
- 36
질문&답변
2024.04.18
Block Memory Interface 응용
안녕하세요. 코드를 압축해서 (프로젝트 파일 전체) 메일( alex@ihil.co.kr or jungatk@naver.com )로 보내주시길 바랍니다. 확인해 보고 답변드리도록 하겠습니다. 감사합니다 ~!!
- 0
- 1
- 63
질문&답변
2024.04.15
전체 시스템 구성도의 종단 저항 위치 질문
안녕하세요~ 종단저항은 CAN Transceiver 모듈에 포함되어 있습니다. 감사합니다 ~!!
- 0
- 1
- 46
질문&답변
2024.04.01
elf 파일 다운로드 오류
안녕하세요. 에러 메시지를 보니, Target no device found 가 나오네요. 이 메시지는 ST-LINK와 보드가 제대로 연결되지 않아서 발생합니다. 아래와 같이 몇가지를 시도해 보시길 바랍니다. 1) ST-LINK fw 업데이트 : st-link fw가 최신 버전으로 업데이트 되지 않으면 연결이 안되는 경우가 있습니다. 강의 5페이지의 내용을 따라서 fw 업데이트 해 보세요. 2) STM 보드에는 ST-LINK가 내장되어 있습니다. 외부와 내부 ST-LINK를 동시에 연결하면 연결 오류가 발생합니다. 7페이지의 내용대로 둘중에 하나의 방법대로 연결해 주어야 합니다. 특히 외부 ST-LINK를 사용하면서, 디버깅 메시지를 확인하기 위하여 USB 케이블을 연결하면, 외부 ST-LINK와 내부 ST-LINK가 충돌이 발생합니다. 감사합니다 ~!!
- 0
- 1
- 56
질문&답변
2024.03.22
수업 내용중 질문드립니다.
안녕하세요 1) 자료실에 " microBlaze_ manual.zip" 파일을 다운로드 받으셔서 압축을 풀면 " 7A35T_Arty_lwIP_EthernetLite_VIV2015_2.pdf " 파일이 있습니다. 해당 파일의 17페이지 내용입니다. 해당 파일을 전체적으로 보시는 것이 도움이 많이 됩니다. 2) 105 페이지가 아니고(오타입니다) 120페이지에 나와 있는 HW Design Block을 의미합니다. 3) DDR Controller를 구성하는 MIG (Memory Interface Generator)에는 많은 옵션들이 있습니다. 본 강의에는 간략하게 설명되어 있는데, Verilog FPGA Program 3 (DDR Controller, Arty A7-35T) 강의는 주 내용이 DDR Memroy Controller를 구현하는 것이기 때문에 옵션들이 자세히 설명되어 있습니다. 강의 내용들이 업데이트 되면서, 강의 제목도 변경이 되었습니다. 이러한 부분들이 제대로 반영되지 못한 점 양해 부탁 드립니다. 감사합니다 ~!!
- 0
- 1
- 191
질문&답변
2024.03.21
STM32F103R8T6으로 구현 시 문제
안녕하세요. 에러 메시지를 보니, RAM 메모리 사이즈가 부족해서 발생한 것이네요. 데이터시트를 찾아보니, STM32F103R8T6은 20 Kbytes SRAM을 지원합니다. 강의에서 사용된 STM32F411RE는 128 Kbytes SRAM 입니다. SRAM사이즈가 큰 mcu을 사용해야 할 것 같습니다. 감사합니다 ~!!(사진)
- 0
- 1
- 59
질문&답변
2024.03.11
수업 자료 링크 오류
제가 방금전에 확인해 보았는데 자료 정상적으로 다운로드 할 수 있습니다. 수업자료를 다운받으시면 "자료링크08.txt" 파일이 다운됩니다. 파일안에 링크로 접속하셔서 암호 입력하시면 관련 자료 다운로드 받으실 수 있습니다. 감사합니다 ~!!
- 0
- 1
- 73