[fsm_hardware_code 질문]

안녕하세요 :)

(강의내용과 무관한 질문이다 판단은 되는데요....) 개인 질문은 앞으로 양해 부탁드립니다. :)

https://www.inflearn.com/news/312949

=========================================

<들어가기에 앞서>

혹시 보드가 다르실까요? Clock 을 인가하는 방법은 여러가지가 있겠지만.

강의에서 다룬 PS 에서 생성된 Clock 을 그대로 사용하시면 될 것 같은데요.

만약에 PS clock 이 아닌, 지금처럼 외부 Clock 을 사용해서 IP 를 엮으신다고 하셔도.

결국 AXI4-Lite 를 동작시킬 CPU 가 없다는 이야기와 같습니다.

즉, 동작이 불가합니다. 라고 판단이 되네요.

<Clock 사용법>

Clock 사용법에 대해 여쭤보셨으니, 답변드리도록 하겠습니다. Zybo 기준으로 설명드리며, 아니더라도 방법은 동일합니다.

Zybo board 에는 보드 외부에서 125MHz clock 이 들어옵니다. (보드내에 오실레이터가 존재하고 pin 으로 연결되어 있음)

https://github.com/Digilent/digilent-xdc/blob/master/Zybo-Z7-Master.xdc

해당 -name 을 보시면 "sys_clk_pin" 으로 되어 있죠.

즉 해당 xdc 파일을 적용하고, 다음과 같이 input port 를 만드시면 됩니다.

그러면 sys_clk_pin 에 125 MHz 의 clock 은 들어오고 있는 상태입니다.

<clk_wizard>

clock 을 생성하려면 input clock 이 필요합니다.

해당 ip 는, 고정된 오실레이터의 input clk 을 받아서 원하는 Clock Freq 을 생성하는 IP 입니다.

sys_clk_pin 을 clk_in1 에 연결하시고, IP 의 Configuration 을 바꿔주시면 되겠습니다.

=========================

해당 내용은 예전에 해본적이 있네요. (Clock wizard 를 사용하진 않았지만)

https://blog.naver.com/chacagea/220956152746

즐공하세요 :)

안녕하세요 맛비님! 많은 시행착오를 겪으며 많이 배우느라 답변이 느렸습니다.

위 BD는 맛비님 께서 만드신것이구

위 BD는 제가 만든 것입니다.

위 질문들에서 제 필력이 약해서 이해가 잘안되어 혼선을 드린거 같습니다.

저는 아래의 형광펜 친부분을 위 부분같이 제가 Instantiating Block Designs을 해보고자 하였습니다. 위 질문들도 system clk을 사용하는 것이 아닌 PS clk을 주고 싶은데 HDL wrapping을 하면 위 그림처럼 되지 않을까 하며 시도 해본 것이었구요!

맛비님이 lab9_matbi.v를 어떻게 gui상으로 BD로 만드셨을까 하며 역추적 하며 공부해볼려고 했는데 뜻이 잘전달이 되지 않은것 같습니다. 이부분은 강의와 필수적으로 관련되어 있다고 생각이 들어 다시 질문하게 되었습니다!

아래의 형광펜이 된부분과 위 형광펜이 된 박스를 같게 만들려면 ip wrapping 과정에서 어떻게 진행해야 하나요? (clk이 없이 instance화는 에러가 자꾸 발생하여서 질문드립니다)

 =================================================================================

혹시 ip integrater 를 쓰신 것이면 hireachy의 wrapping 된 top모듈상 위와 같은 instanciation은 어떻게 처리해야 하는지 궁금합니다 :)

어찌보면 간단할 것 같은데요? (제가 이해한게 맞다면)

별도의 top 을 형광색 블럭을 감싸도록 만드시고,

top 을 ip 로 만드시면 되겠습니다. :)

답변 감사합니다 :)

넵 저두 간단하다구 생각을 했지만, ip 설계에서 vaild clk이 없다고 나와서 잘 안됐거 였습니다.

아래와 같이 따로 ip 설계를 wrapping을 하려고 했는데

위와 같은 에러 사인이 나더라구요.

매번 이렇게 성의껏 답변해 주셔서 감사합니다 .

에러리스트에 나온 clk 을 연결할 순 없을까요?

있는데 연결이 안되서 나오는 에러 같은데요..... (개인적으로 수정하신거라 강의와 관련된 질문인지는 잘 모르겠네요ㅠ)

무언가를 해보시는 태도는 박수를 쳐드리고 싶어요. 다만 저의 입장도 생각해주셨으면 합니다...

https://www.inflearn.com/news/312949

양해 부탁드립니다. 난이도를 떠나서 제가 괴롭네요 ㅠ