Học kiến trúc RISC-V thông qua debug - Phần 3

Thông báo 🎯

Để kỷ niệm ra mắt khóa học RISC-V đầu tiên tại Hàn Quốc, chúng tôi phát hành phiếu giảm giá 30% (100 người đăng ký đầu tiên).

Liên kết mã giảm giá: https://inf.run/rGFpZ

Trong ngành phần mềm hệ thống hiện đại
Kiến trúc RISC-V đang nổi lên

Gần đây, kiến trúc CPU mã nguồn mở RISC-V đang nổi lên. Nếu xem các bài báo hoặc tin tức liên quan đến IT, bạn có thể ngay lập tức thấy những nội dung như sau:

• Các công ty công nghệ lớn như nVidia, Intel và Qualcomm đang phát triển sản phẩm (chipset) dựa trên RISC-V.

• Các công ty khởi nghiệp thiết kế nhiều loại chip sử dụng RISC-V đang gia tăng trong nước, và tỷ trọng phát triển sản phẩm dựa trên thiết bị RISC-V đang ngày càng cao.

• Khi thiết kế chip bán dẫn AI, kiến trúc CPU dựa trên RISC-V được sử dụng rất nhiều.

• Dự kiến đến năm 2026 sẽ có 15 tỷ thiết bị được ra mắt dựa trên nền tảng RISC-V.

• Các trường đại học (thiết kế bộ xử lý) đang tiến hành nhiều nghiên cứu khác nhau bằng cách sử dụng bộ công cụ có thể thiết kế CPU RISC-V.

Tỷ trọng các công ty phần mềm nhúng và hệ thống phát triển sản phẩm bằng cách sử dụng kiến trúc CPU RISC-V đang ngày càng tăng. Do đó, người tìm việc cũng cần phải chuẩn bị về RISC-V cho các buổi phỏng vấn kỹ thuật.

Bối cảnh tạo ra khóa học

Đối với người mới bắt đầu, kiến trúc RISC-V khá khó học. Lý do như sau:

• Không biết nội dung nào là quan trọng trong số lượng khổng lồ các nội dung cấu thành nên RISC-V

• Không biết chức năng nào trong các nội dung cấu thành RISC-V được sử dụng trong dự án thực tế

• Rất khó hiểu ngay lập tức dù có đọc tài liệu đặc tả RISC-V chăm chỉ đến đâu

  
  

• Khó hiểu ý nghĩa của chính các thuật ngữ dùng để giải thích RISC-V

  
  

Khóa học này là khóa học thứ ba trong series Kiến trúc RISC-V học qua Debug, vượt qua trình độ nhập môn để trở thành nhà phát triển phần mềm hệ thống ở mức có thể nhận mức lương cao - giải thích về hệ thống bộ nhớ (bộ nhớ ảo, memory barrier, cache) và tính năng Hypervisor Extension.

Cấu trúc bài giảng và lộ trình bài giảng phần 2, phần 3

Bài giảng này đề cập đến nội dung phần 3 trong danh sách bài giảng RISC-V, về các chức năng cốt lõi của RISC-V.

• Phần 1: Giới thiệu RISC-V, thanh ghi, lệnh assembly, Privilege Mode (Kiến trúc RISC-V học qua debugging - Phần 1)

• Phần 2: Exception (Memory Abort Exception), Interrupt, PLIC (Platform-level Interrupt Controller), Calling convention (Kiến trúc RISC-V học qua debugging - Phần 2)

• Phần 3: Hệ thống bộ nhớ ảo, Bộ nhớ đệm (Cache), Fence/Barrier, Hypervisor extension

  
  

Bạn có thể xem toàn bộ khóa học về kiến trúc RISC-V tại lộ trình - khóa học 'Kiến trúc RISC-V dành cho nhà phát triển phần mềm hệ thống'.

Điểm khác biệt cốt lõi của khóa học

Nội dung bạn sẽ học 📕

Giới thiệu các tính năng bộ nhớ chính của kiến trúc RISC-V và các chức năng cốt lõi cấu thành hệ thống bộ nhớ ảo. Giải thích dễ hiểu cùng với bức tranh tổng quan.

Giới thiệu bản đồ bộ nhớ ảo - thành phần cốt lõi của hệ thống bộ nhớ ảo. Đồng thời giải thích dễ hiểu về phạm vi địa chỉ ảo cho không gian kernel và không gian user.

Giải thích về thanh ghi satp dùng để thiết lập bảng trang, và thông qua bài thực hành debug memory dump để làm rõ khái niệm về địa chỉ ảo một cách dễ hiểu. (Memory dump được cung cấp trong tài liệu bài giảng.)

Giải thích khái niệm về địa chỉ ảo và bảng trang, đồng thời thông qua nghiên cứu tình huống thực tế để làm rõ về phạm vi của địa chỉ ảo.

Giải thích cấu trúc của bảng trang đa cấp và giải thích chi tiết về PTE (Page Table Entry).

Giải thích chi tiết quá trình chuyển đổi trực tiếp địa chỉ ảo sang địa chỉ vật lý thông qua bảng trang đa cấp. Đồng thời tiến hành thực hành debug chuyển đổi địa chỉ ảo sang địa chỉ vật lý bằng cách sử dụng chương trình Crash Utility.

Phân tích thông số kỹ thuật MMU của U74 core và P550 core của SiFive, đồng thời giải thích chi tiết cách thức hoạt động của MMU từ góc độ thiết kế phần cứng.

Giải thích về memory reordering và trình bày một cách dễ hiểu nguyên lý hoạt động của lệnh fence để ngăn chặn memory reordering.

Giải thích cấu trúc cơ bản (form) của lệnh fence và mô tả chi tiết cách hoạt động của lệnh fence khi áp dụng các tùy chọn khác nhau.

Giải thích cách hoạt động của lệnh fence trong môi trường hệ thống đa lõi - phân tích nguyên lý đồng bộ hóa với các lõi khác khi thực thi lệnh fence. Đồng thời giải thích lệnh fence thông qua việc phân tích các lệnh assembly ví dụ.

Giới thiệu lệnh fence.i và giải thích luồng xử lý khi thực thi lệnh fence.i ở góc độ tổng quan.

Phân tích lệnh fence.i thông qua việc phân tích các routine assembly ví dụ đa dạng. Phân tích lệnh fence.i bằng cách so sánh với kiến trúc Arm.

Giải thích các khái niệm cơ bản về cache và lý do tại sao cache được sử dụng.

Giải thích nguyên lý hoạt động của cache trong hệ thống đa lõi và phân tích các tính năng cốt lõi của cache được định nghĩa trong RISC-V, đồng thời so sánh với kiến trúc Arm.

Giải thích về các yếu tố cơ bản cấu thành bộ nhớ cache và mô tả chi tiết cách thức xử lý địa chỉ trong quá trình cache lookup (quá trình tìm kiếm cache).

Giới thiệu về hypervisor và giải thích chế độ Privilege mà Hypervisor thực thi trong kiến trúc RISC-V.

Giới thiệu các chức năng cốt lõi của Hypervisor Extension được định nghĩa trong kiến trúc RISC-V và giải thích cách kích hoạt Hypervisor Extension.

Giải thích luồng thực thi khi exception xảy ra trong Guest OS, Hypervisor sẽ kiểm soát nó trước tiên.

Dựa trên kinh nghiệm viết sách/giảng dạy
Sâu sắc và chi tiết hơn bất kỳ ai!

Trong lĩnh vực phần mềm hệ thống tại Hàn Quốc, là tác giả duy nhất viết sách về 'Kiến trúc Arm (Armv8-A, Armv7-A)' và 'Nhân Linux' (cả 2 cuốn sách đều được Viện Hàn lâm Hàn Quốc tuyển chọn là sách xuất sắc), và là người đầu tiên tại Hàn Quốc xuất bản sách "Reverse Engineering Armv8-A Systems" (tiếng Anh) thông qua nhà xuất bản nước ngoài (Packt), là một tác giả toàn cầu. Hơn hết, là một nhà phát triển đang làm việc trong ngành, nắm rõ nhất các xu hướng phần mềm hệ thống mới nhất (xe điện, bán dẫn hệ thống - phần mềm hệ thống). Đồng thời cũng là một nhà giáo dục tích cực nhất trong việc truyền bá kiến thức trong lĩnh vực phần mềm hệ thống.

• Tác giả cuốn sách 'Reverse Engineering Armv8-A Systems: A practical guide to Kernel, Firmware, and TrustZone analysis' (tiếng Anh), (Nhà xuất bản Packt)

• Tác giả của 'Cấu trúc và Nguyên lý Kiến trúc Arm cho Phát triển Phần mềm Hệ thống' (Giải thưởng Sách Xuất sắc của Viện Hàn lâm Hàn Quốc năm 2024)

• Tác giả cuốn 'Cấu trúc và nguyên lý của nhân Linux thông qua gỡ lỗi' (Giải thưởng Sách Xuất sắc của Viện Hàn lâm Hàn Quốc năm 2021)

• Giảng viên chính của 'Programmers Dev Course: Chuyên gia Hệ thống và Nhân Linux'

• Tháng 6 năm 2022, Hội nghị Khoa học Máy tính Hàn Quốc (KCC2022) - Phát biểu Tutorial [Chinh phục nhân Linux bằng ftrace]

• Giảng viên nội bộ LG Electronics về 'Linux Kernel' và 'Kiến trúc Armv8' (bao gồm các nhà phát triển trong nước và nước ngoài) - (2020~2024)