Học kiến trúc RISC-V qua Debugging - Phần 2

<Thông báo>

1. Phát hành phiếu giảm giá 30% nhằm kỷ niệm việc ra mắt khóa học RISC-V đầu tiên tại Hàn Quốc (dành cho 100 người đầu tiên).

Link coupon: https://inf.run/C7qRb

2. Làm mới bài giảng mới nhất năm 2025

Tôi đã bổ sung các bài giảng dưới đây bằng cách tìm tòi những nội dung hữu ích, có thể áp dụng ngay vào các dự án thực tế và các tính năng của kiến trúc RISC-V mới nhất.

• Thêm phiên bản 'Cách thức hoạt động của Synchronous Exception' (4 bài giảng) - 07/23 (2025)

Trong ngành phần mềm hệ thống mới nhất,
kiến trúc RISC-V đang nổi lên

Gần đây, kiến trúc RISC-V, một kiến trúc CPU dựa trên mã nguồn mở, đang trở nên nổi bật. Nếu theo dõi các bài báo hoặc tin tức liên quan đến IT, bạn có thể dễ dàng bắt gặp những nội dung như sau:

• Các công ty công nghệ lớn như nVidia, Intel và Qualcomm đang phát triển các sản phẩm (chipset) dựa trên RISC-V.

• Số lượng các công ty khởi nghiệp thiết kế nhiều loại chip sử dụng RISC-V tại Hàn Quốc đang ngày càng tăng, và tỷ trọng phát triển các sản phẩm dựa trên thiết bị RISC-V cũng đang trở nên cao hơn.

• Khi thiết kế chip bán dẫn AI, kiến trúc CPU dựa trên RISC-V được sử dụng rất nhiều.

• Dự kiến đến năm 2026, sẽ có 15 tỷ thiết bị dựa trên RISC-V được ra mắt.

• Tại các trường cao học (thiết kế bộ vi xử lý), nhiều nghiên cứu đa dạng đang được tiến hành bằng cách sử dụng bộ công cụ có thể thiết kế CPU RISC-V.

Các công ty phần mềm hệ thống và nhúng đang ngày càng tăng cường việc sử dụng kiến trúc CPU RISC-V để phát triển sản phẩm. Do đó, những người đang tìm việc cũng cần phải chuẩn bị kiến thức về RISC-V cho các buổi phỏng vấn kỹ thuật.

Bối cảnh tạo ra bài giảng

Đối với người mới bắt đầu, kiến trúc RISC-V rất khó học. Lý do là như sau:

• Trong số nội dung đồ sộ cấu thành nên RISC-V, tôi không biết điều gì là quan trọng

• Trong số các nội dung cấu thành RISC-V, tôi không biết tính năng nào được ứng dụng vào dự án thực tế.

• Dù có chăm chỉ đọc tài liệu đặc tả RISC-V đến mức nào thì cũng rất khó để hiểu ngay lập tức.

  
  

• Bản thân các thuật ngữ giải thích về RISC-V cũng rất khó hiểu ý nghĩa là gì.

  
  

Thực tế là so với kiến trúc Arm, các tài liệu liên quan đến kiến trúc RISC-V vẫn chưa đầy đủ và thiếu những nguồn tài liệu giải thích cụ thể, dễ hiểu về RISC-V. Tôi thực hiện bài giảng này nhằm giúp các nhà phát triển phần mềm hệ thống, bao gồm cả những nhà phát triển mới vào nghề, tháo gỡ những khó khăn gặp phải trong quá trình học hỏi về RISC-V.

Cấu trúc bài giảng và lộ trình bài giảng phần 1, phần 3

Khóa học lần này nằm trong danh sách toàn bộ các bài giảng về RISC-V, nội dung sẽ tập trung vào phần 2 - các tính năng cốt lõi của RISC-V.

• Phần 1: Giới thiệu về RISC-V, Thanh ghi, Lệnh Assembly, Privilege Mode (Kiến trúc RISC-V học qua thực hành Debug Phần 1)

• Phần 2: Ngoại lệ (Memory Abort Exception), Ngắt (Interrupt), PLIC (Platform-level Interrupt Controller), Quy ước gọi (Calling convention)

• Phần 3: Hệ thống bộ nhớ ảo, Bộ nhớ đệm (Cache), Fence/Barrier, Hypervisor extension (Kiến trúc RISC-V học qua Debugging Phần 3)

  
  

Toàn bộ bài giảng về kiến trúc RISC-V có thể được tìm thấy tại lộ trình - bài giảng 'Kiến trúc RISC-V dành cho nhà phát triển phần mềm hệ thống'.

Điểm khác biệt cốt lõi của bài giảng

Nội dung bạn sẽ học 📕

Giải thích chi tiết khái niệm cơ bản về Exception (ngoại lệ), đồng thời giải thích một cách dễ hiểu các tính năng cốt lõi của Exception được định nghĩa trong kiến trúc RISC-V.

Giải thích luồng thực thi của exception, một tính năng cốt lõi của kiến trúc RISC-V. Ngoài ra, giải thích chi tiết cách xử lý exception trong hệ thống cấu thành từ Machine mode và User mode.

Giải thích mã ngoại lệ (Exception code) được định nghĩa trong kiến trúc RISC-V nhằm chỉ ra nguyên nhân gây ra ngoại lệ, đồng thời giải thích luồng xử lý ngoại lệ do lỗi truy cập bộ nhớ (memory abort).

Giải thích chi tiết luồng thực thi khi xảy ra ngoại lệ (exception) và crash dưới góc độ phát triển phần mềm.

Phân tích từng dòng lệnh assembly để giải thích luồng phát sinh của exception. Ngoài ra, giải thích cách thức xử lý exception trên stack khi nó được kích hoạt.

Thực hành về exception bằng cách thực thi các câu lệnh assembly với chương trình thực hành debug T32. Giải thích chi tiết các thanh ghi CSR (scause, mcause) nào sẽ bị thay đổi khi exception xảy ra.

Trong khi thực hành gây ra exception bằng chương trình TRACE32, tôi sẽ giải thích chi tiết về các trình xử lý exception (exception handler) được xử lý trong nhân Linux.

Trong khi phân tích bản sao lưu bộ nhớ (memory dump) nhận được từ bo mạch dựa trên cấu trúc RISC-V, tôi sẽ giải thích cách thức hoạt động của exception trong kiến trúc RISC-V: phân tích nhật ký (log) của kernel và phân tích ngăn xếp cuộc gọi (call stack).

Thực hành gỡ lỗi bảng trang (page table) bằng chương trình TRACE32. Thông qua đó, tìm hiểu cụ thể về nguyên nhân gây ra exception.

Giải thích về phương thức hoạt động cơ bản của bộ điều khiển ngắt (interrupt controller) được định nghĩa trong kiến trúc RISC-V. Giải thích một cách dễ hiểu về cấu trúc của PLIC và CLIC.

Xem lại các mã ngoại lệ (exception code) liên quan đến ngắt và giải thích cấu trúc của PLIC (Platform Level Interrupt Controller).

Giải thích về các thành phần phần cứng cốt lõi cấu tạo nên PLIC và giải thích một cách dễ hiểu về các thanh ghi CSR điều khiển PLIC.

Giải thích về Calling Convention (Quy ước gọi hàm) được giới thiệu trong kiến trúc RISC-V và xem xét các thanh ghi hỗ trợ Calling Convention.

Giải thích bức tranh tổng thể về cách xử lý các đối số được truyền vào hàm.

Phân tích các lệnh hợp ngữ hỗ trợ Calling convention (quy ước gọi hàm) của kiến trúc RISC-V. Ngoài ra, cũng phân tích ví dụ về lệnh hợp ngữ - phân tích lệnh c.sdsp

Phân tích các lệnh hợp ngữ hỗ trợ Calling convention (quy ước gọi hàm) của kiến trúc RISC-V. Ngoài ra, cũng phân tích các lệnh hợp ngữ ví dụ - Phân tích lệnh c.ldsp

Phân tích các lệnh hợp ngữ hỗ trợ Calling convention (quy ước gọi hàm) của kiến trúc RISC-V. Ngoài ra, cũng phân tích các lệnh hợp ngữ ví dụ - Phân tích lệnh c.ldsp

Thực hành khôi phục call stack bị lỗi thông qua bài tập thực hành debugging TRACE32.

Thông qua thực hành gỡ lỗi TRACE32, chúng tôi thực hiện phân tích kết xuất bộ nhớ (memory dump) gây ra bởi lỗi tràn ngăn xếp (stack overflow).

Dựa trên kinh nghiệm viết sách và giảng dạy,
sâu sắc và chi tiết hơn bất kỳ ai!

Trong lĩnh vực phần mềm hệ thống tại Hàn Quốc, tôi là tác giả độc nhất vô nhị! Người đã viết các cuốn sách về 'Kiến trúc Arm (Armv8-A, Armv7-A)' và 'Linux Kernel' (cả hai cuốn sách đều được Viện Hàn lâm Khoa học Quốc gia Hàn Quốc chọn là Sách xuất sắc), và là người đầu tiên tại Hàn Quốc trở thành tác giả toàn cầu khi viết cuốn sách "Reverse Engineering Armv8-A Systems" (bằng tiếng Anh) thông qua nhà xuất bản nước ngoài (Packt). Trên hết, tôi là một nhà phát triển đang làm việc thực tế, người nắm rõ nhất các xu hướng phần mềm hệ thống mới nhất (xe điện, bán dẫn hệ thống - phần mềm hệ thống). Tôi cũng là một nhà giáo dục hoạt động tích cực nhất trong việc truyền bá kiến thức trong lĩnh vực phần mềm hệ thống.  

• Tác giả cuốn sách (tiếng Anh) 'Reverse Engineering Armv8-A Systems: A practical guide to Kernel, Firmware, and TrustZone analysis', (Nhà xuất bản Packt)

• Tác giả cuốn sách 'Cấu trúc và nguyên lý của kiến trúc Arm dành cho phát triển phần mềm hệ thống' (Giải thưởng Sách hay của Viện Hàn lâm Khoa học Quốc gia Hàn Quốc năm 2024)

• Tác giả cuốn 'Cấu trúc và nguyên lý của nhân Linux học qua việc gỡ lỗi' (Giải thưởng Sách hay của Viện Hàn lâm Khoa học Quốc gia Hàn Quốc năm 2021)

• Giảng viên chính của 'Programmers Dev Course: Chuyên gia Hệ thống và Nhân Linux'

• Tháng 6 năm 2022, Hội nghị Máy tính Hàn Quốc (KCC2022) - Thuyết trình hướng dẫn [Chinh phục Linux Kernel bằng ftrace]

• Giảng viên nội bộ của LG Electronics về 'Linux Kernel' và 'Armv8 Architecture' (bao gồm cả các nhà phát triển trong và ngoài nước) - (2020~2024)