Đánh giá chân thực của goodman03, khóa học Verilog HDL thực tế của 설계독학맛비 Mùa 1 (Từ Clock đến Internal Memory)

Trước khi bắt đầu việc này, tôi đã từng lao đầu vào một dự án FPGA trước, nhưng rồi nhận ra bản thân rơi vào tình cảnh không thể đọc hiểu nổi mã Verilog do AI viết, nên tôi đã đăng ký khóa học này với quyết tâm sẽ không để chuyện đó xảy ra nữa. Đây là khoảng thời gian giúp tôi nhận ra rằng mình đã hiểu lầm khá nhiều thứ, thông qua việc tự tay viết mã cho những phần mà trước đây tôi dù thắc mắc nhưng chỉ hỏi AI hoặc chỉ được học lướt qua ở trường.. Thật sự cảm ơn bạn rất nhiều vì đã tạo ra một khóa học tuyệt vời như thế này..!!

1