Đánh giá chân thực của xo, khóa học Verilog HDL thực tế của 설계독학맛비 Mùa 1 (Từ Clock đến Internal Memory)
4 đánh giá
Điểm trung bình 5
Tôi là một sinh viên mới học Verilog vì tôi đã thay đổi lĩnh vực mong muốn của mình. Mặc dù tôi đã biết ngữ pháp cơ bản nhưng việc luyện tập các bài tập thực hành như Pipeline và FSM lại rất hữu ích. Cảm ơn!
1
Cảm ơn bạn rất nhiều vì đánh giá của bạn! Nếu bạn là người mới làm quen với Verilog, điều này có thể khó hiểu nhưng tôi rất vui vì bạn đã theo dõi. Verilog là nội dung cơ bản trong ngành thiết kế mạch điện nên tôi nghĩ đây mới chỉ là bước khởi đầu. Nếu bạn học tập đều đặn, bạn sẽ đạt được kết quả tốt. Thật là vui :)
1