Đánh giá chân thực của somisomisomsomi, khóa học Basic UVM Testbench ( Xác thực thiết kế mạch )

Tôi đã nghe thử vì thắc mắc không biết có phần nào trùng lặp với bài giảng SystemVerilog lần trước không, nhưng nội dung đã đi sâu hơn và có thêm cả giải thích bổ sung nên rất tốt. Tôi thấy bài giảng này rất phù hợp để xây dựng nền tảng cơ bản về UVM.

1