Khi đi tìm việc, tôi đã học với Verilog HDL Season 1.
Tôi đã hoàn thành Verilog HDL Season 2 vào năm thứ hai với tư cách là một học viên đang làm việc!
Trong lĩnh vực thiết kế bán dẫn hệ thống, đặc biệt có rất ít bài giảng hoặc tài liệu bằng tiếng Hàn nên việc soạn bài giảng một cách nhất quán sẽ rất hữu ích cho bạn!

asdf83732563

Cùng Thiết kế Độc học, hãy tích lũy kinh nghiệm thiết kế AMBA AXI4 và kiểm chứng VIP, làm nền tảng cho SoC Bus, bằng Verilog HDL!

semisgdh

인프런 10주년! 사랑주간 전체 할인

Thực chiến Verilog HDL Season 2 của 설계독학맛비 (Chinh phục hoàn toàn AMBA AXI4)

Cảm ơn bạn rất nhiều vì đánh giá của bạn. Chúc mừng bạn đã hoàn thành 100%!
Chúng tôi sẽ tiếp tục phấn đấu để tạo ra những bài giảng hữu ích.
Chúc vui vẻ!!

반도체

verilog

fpga

amba

임베디드

설계독학과 함께 Verilog HDL을 이용하여 SoC Bus의 기본이 되는 AMBA AXI4 설계와 VIP 검증 경험을 쌓아봅시다!

설계독학맛비

입문

초급

중급이상

베릴로그 HDL

Verilog HDL

필드 프로그래머블 게이트 어레이

FPGA

Embedded

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)

설계독학맛비's Verilog HDL Season2 를 시작하기 전에

Data 전송의 기본이되는 Valid / Ready Handshake 설계 정복하기

원활한 Data 전송을 위한 필수 Buffer, FIFO 설계 정복하기

AXI4 Interface 를 설계하기 위한 이론 및 검증환경 숙지하기

AXI4-Lite 설계 정복하기

AXI4-Stream 설계 정복하기

AXI4 설계 정복하기 (feat. 설계엔지니어라면 꼭 알고 있어야하는 내용들!!)

Mem copy IP. DMA (Direct Memory Access) 설계하기.

[프로젝트] "Matbi Mem copy IP" 를 FPGA 에 올려보자! (동작 및 Performance 확인)

마치며