Zybo z7-20으로 하고 있는데 Configuration Memory 과정에서 FSBL file이 필요하다고 합니다. 이 파일은 어디서 생성하나요?

Zynq는 PS, PL로 구성되고, PS가 Master입니다. 따라서 Master인 PS가 있어야 PL을 동작시킬수 있습니다.FSBL을 구현하고 다운로드 하는 방법이 강의 "Verilog를 이용한 FPGA 활용 for Zynq"에 자세하게 설명되어 있습니다.아래에 해당내용을 이미지로 첨부합니다. 참조하시길 바랍니다.<img src="https://cdn.inflearn.com/public/files/posts/32ed7b68-a903-422f-808f-2aabebea152b/Fpga_Intro_Zynq_v10-051.png" alt="image" title="image"><img src="https://cdn.inflearn.com/public/files/posts/42639c14-98bf-4cdd-8268-6b6c4c2897ed/Fpga_Intro_Zynq_v10-052.png" alt="image" title="image"><img src="https://cdn.inflearn.com/public/files/posts/142d52f4-cfb2-47f7-a159-2bb045ac8fe8/Fpga_Intro_Zynq_v10-053.png" alt="image" title="image"><img src="https://cdn.inflearn.com/public/files/posts/792b204d-9adf-49b6-b9f8-46e220de07a0/Fpga_Intro_Zynq_v10-054.png" alt="image" title="image"><img src="https://cdn.inflearn.com/public/files/posts/0a4b10f9-72fa-4e8c-aefc-05bfd0fcc7ba/Fpga_Intro_Zynq_v10-055.png" alt="image" title="image"><img src="https://cdn.inflearn.com/public/files/posts/8ccf91be-0fe3-4b1b-ac8f-d773e7f5e8a8/Fpga_Intro_Zynq_v10-056.png" alt="image" title="image"><img src="https://cdn.inflearn.com/public/files/posts/b0be8a68-2c00-4f58-a719-1705347ecbc1/Fpga_Intro_Zynq_v10-057.png" alt="image" title="image">

Cộng đồng Hỏi & Đáp của Inflearn

memory configuration