LD1117 전원부 Power Dissipation

1 câu hỏi đã được viết

0

안녕하세요, 답변 남겨드립니다.

계산하신 방향이 맞습니다. PD = (VIN - VOUT) x IOUT로 보면 PD = (12 - 3.3) x 0.475 = 약 4.13W가 나옵니다. RthJA = 110C/W를 그대로 적용하면 온도 상승은 Delta T = 4.13 x 110 = 약 454C가 되기 때문에 정상적인 연속 동작 조건으로 볼 수 없습니다. 실제로는 그렇게 온도가 올라가기 전에 thermal shutdown이 걸리거나 출력전압을 정상적으로 유지하지 못하게 됩니다. 여기서 데이터시트에 출력전류가 수백 mA 이상 가능하다고 적혀 있다고 해서, 12V에서 3.3V로 크게 강하하면서 그 전류를 그대로 흘릴 수 있다는 뜻은 아닙니다. LDO의 출력전류 정격과 실제 사용할 수 있는 출력전류는 발열 조건을 같이 봐야 합니다.

강의에서 정리한 475mA는 Power Budget 단계에서 각 부하의 최대 소비전류를 합산해서 3.3V Rail에 어느 정도 용량이 필요한지를 확인하기 위한 값으로 이해하시면 됩니다. Power Budget의 합계가 실제 회로에서 항상 475mA가 흐른다는 의미는 아닙니다. MCU, PHY, ADC, DAC, 인터페이스 IC 등이 각자의 최대전류를 항상 동시에 소비하는 것은 아니기 때문입니다. 실제 제품이라면 Normal, Peak, Startup, Sleep 같은 operating mode별로 다시 나누고, continuous current와 순간적인 peak current를 따로 확인합니다.

그렇다고 해서 Power Budget이 475mA인데 “실제로는 적게 흐를 것 같다”라고 가정하고 바로 작은 LDO를 선정하면 안 됩니다. 동시 최대부하가 발생하지 않는다는 근거가 있어야 합니다. 예를 들어 MCU가 60mA, Ethernet PHY가 100mA, Analog block이 40mA 정도 소비하고 나머지 부하가 특정 동작 조건에서만 활성화된다면 정상 운전 시 150~200mA 수준일 수 있습니다. 반대로 부팅 순간이나 Ethernet 송수신, ADC/DAC 및 주변회로가 동시에 활성화되는 조건에서 300mA 이상 올라갈 수도 있기 때문에 Power Budget 이후에 반드시 load profile을 한 번 더 확인해야 합니다.

질문하신 핵심으로 돌아가면, 475mA가 실제 3.3V Rail의 연속 최대부하라면 12V에서 LD1117 하나로 직접 3.3V를 만드는 구조는 적절하지 않습니다. 이 조건으로 실제 양산 회로를 설계한다면 저는 그대로 진행하지 않습니다. LDO의 이상적인 효율만 계산해도 Efficiency = VOUT / VIN = 3.3 / 12 = 27.5% 정도입니다. 출력에는 POUT = 3.3 x 0.475 = 약 1.57W가 전달되는데, LDO에서는 약 4.13W를 열로 버려야 하는 구조입니다. 전력 효율과 발열 모두 좋지 않습니다.

열 관점에서 역산해 보면 더 명확합니다. Ta = 25C, Tj,max = 125C, RthJA = 110C/W라고 두면 허용 가능한 소모전력은 PD,max = (125 - 25) / 110 = 약 0.91W입니다. 이 값도 Junction Temperature를 125C까지 꽉 채워 사용하는 계산이라 실제 설계에서는 마진이 부족합니다. 12V에서 3.3V로 강하할 경우 IOUT = 0.91 / 8.7 = 약 104mA 정도가 됩니다. 주변온도를 50C로 올리면 PD,max = (125 - 50) / 110 = 약 0.68W가 되고, 전류로 환산하면 약 78mA입니다.

실무에서는 Tj를 최대 정격 바로 아래까지 사용하는 식으로 설계하지 않습니다. 예를 들어 보드 주변온도가 50C까지 올라갈 수 있고 Junction을 100C 안쪽에서 관리하고 싶다면 허용 가능한 온도 상승은 50C 정도입니다. 이때 PD = 50 / 110 = 약 0.45W 수준이고, 12V에서 3.3V로 내린다면 IOUT = 0.45 / 8.7 = 약 52mA 정도입니다. 그래서 12V 입력에서 LD1117로 3.3V를 직접 만드는 경우 수십 mA 수준의 부하라면 검토할 수 있지만, 100mA를 넘어가기 시작하면 발열 계산을 상당히 신중하게 보게 됩니다.

PCB copper area를 넓히면 열 특성이 개선되는 것은 맞습니다. SOT-223의 TAB 주변에 충분한 copper를 확보하고 thermal spreading을 해주면 실제 RthJA를 낮출 수 있습니다. 하지만 4.13W는 단순히 copper area를 조금 넓히는 방법으로 해결할 수 있는 수준이 아닙니다. 예를 들어 PCB 설계를 상당히 잘해서 유효 열저항을 50C/W 수준까지 낮춘다고 가정해도 Delta T = 4.13 x 50 = 약 207C가 됩니다. 이 정도 차이라면 Layout으로 버티기보다 Power Tree 자체를 바꾸는 것이 맞습니다.

실제 Mixed-signal Board라면 12V에서 수백 mA급 3.3V Rail을 만들 때 Buck DC-DC Converter를 먼저 검토합니다. 12V → 3.3V Buck을 효율 90%라고 가정하면 475mA 부하에서 출력전력은 약 1.57W이고 입력전력은 약 1.74W 정도이므로 Converter 손실은 약 0.17W 수준입니다. 4W 이상을 LDO에서 태우는 것과는 발열 차이가 매우 큽니다.

Mixed-signal 보드에서는 여기서 한 단계 더 나눠 생각합니다. MCU나 Ethernet PHY처럼 수십~수백 mA를 소비하는 Digital 3.3V Rail은 Buck으로 공급하고, ADC, DAC, Reference, Analog Front-End처럼 noise에 민감하면서 소비전류가 작은 Rail은 Buck 뒤에 LDO를 추가해서 정리하는 방식을 많이 사용합니다. 예를 들어 12V → 3.3V Buck으로 Digital Rail을 만들고, 별도의 3.3V 또는 3.0V 저잡음 Analog Rail에 20~50mA 정도만 LDO를 사용하는 식입니다. 이렇게 하면 효율, 발열, EMI, Analog noise를 함께 관리하기가 훨씬 수월합니다.

12V → 5V Buck → 3.3V LDO 같은 2단 구조도 가능합니다. 다만 이 경우에도 475mA 전체를 5V에서 3.3V로 LDO가 받으면 PD = (5 - 3.3) x 0.475 = 약 0.81W입니다. 25C 실험실 환경에서는 동작할 가능성이 있지만, 보드 내부 온도가 50~60C까지 올라가거나 enclosure에 들어가고 copper 조건이 나빠지면 여전히 여유가 크지 않습니다. 그래서 5V → 3.3V 전체 Rail을 LDO로 처리할 것인지도 실제 부하와 주변온도를 보고 결정해야 합니다.

LD1117의 dropout도 같이 봐야 합니다. 발열을 줄이려고 앞단 Buck 출력을 3.6V나 3.8V까지 낮춘 뒤 LD1117로 3.3V를 만들고 싶어질 수 있는데, 부하전류가 커질수록 dropout voltage에 필요한 여유도 커집니다. 그래서 이런 구조라면 LD1117을 고집하기보다 dropout이 수백 mV 이하인 현대적인 LDO를 선택하는 편이 더 적절할 수 있습니다.

이번 질문에서 가장 중요하게 보신 부분은 Power Budget과 실제 Regulator의 Thermal Design을 연결했다는 점입니다. 강의에서 Power Budget을 먼저 작성하고 이후 LDO 선택과 schematic 설계로 넘어가는 이유도 단순히 전류 합계를 작성하는 데 목적이 있는 것이 아닙니다. 그 숫자를 가지고 부품의 전류 정격, dropout, efficiency, power dissipation, junction temperature까지 연결해서 설계가 실제 제품 조건에서도 성립하는지 검토해야 합니다.

따라서 475mA가 단순한 worst-case 합산값인지 실제 continuous current인지 먼저 구분하시면 됩니다. 실제 연속부하가 50mA 정도라면 12V → 3.3V LDO도 thermal calculation을 해보고 사용할 수 있습니다. 100~200mA 수준이면 PCB 온도와 copper 조건까지 상당히 신중하게 봐야 하고, 300~475mA가 실제 연속부하라면 Buck Converter를 사용하는 방향으로 Power Tree를 변경하는 것이 적절합니다. 교육용 회로에서 LDO의 선정과 동작을 익히는 것과, 해당 회로를 그대로 양산용 Power Tree로 Sign-off하는 것은 구분해서 봐주시면 됩니다.

0

안녕하세요, 인프런 AI 인턴입니다. 김지연님.

LD1117의 전력 손실과 전원 구조에 대해 참고할 수 있는 기존 답변입니다.

Power budget/MCU schematic 설계하기 강의 관련 질문

기존 답변에서는 Power Budget을 작성할 때 우선 각 부하의 요구 전류를 합산하고, 이후 전원 변환기의 효율과 발열을 반영해 입력 전류 및 열적 여유를 검토한다고 설명하고 있습니다. 또한 LDO는 효율만이 아니라 노이즈, 부하 전류, 회로 복잡도, 비용 등을 종합해 선택해야 한다고 안내합니다.

질문하신 계산처럼 12V에서 3.3V로 475mA를 LD1117 하나로 직접 공급하면,

PD = (12V - 3.3V) × 0.475A ≈ 4.13W

가 되어 SOT-223 패키지의 열저항 기준으로는 상당한 발열이 발생합니다. 따라서 Power Budget의 475mA가 모든 부하가 동시에 최대 전류를 소비하는 최악 조건인지, 실제 평균 전류 또는 특정 동작 모드의 전류인지 구분해야 합니다. 단순 합산값이라면 실제 발열은 더 작을 수 있지만, 설계 검증 시에는 동시 최대 부하 조건도 별도로 확인해야 합니다.

일반적으로 12V를 3.3V로 변환하면서 수백 mA를 공급해야 한다면, 먼저 DC/DC Buck Converter로 5V 또는 3.6~4V 정도까지 낮춘 뒤 LD1117과 같은 LDO를 후단에 배치하는 구조를 고려합니다. 이렇게 하면 LDO의 입력-출력 전압 차가 작아져 손실 전력이 크게 감소합니다. 다만 실제 회로에서 DC/DC가 생략된 이유는 강의의 설계 단순화, 낮은 실제 부하 전류, 노이즈 요구사항 또는 교육 목적 등의 조건이 반영되었을 가능성이 있으므로, 정확한 의도는 강의의 회로도와 실제 부하 조건을 함께 확인해야 합니다.

추가로 참고할 수 있는 Power Budget 관련 답변입니다.

전력 산출하는데 이해가 안가요?

이 답변에서는 Power Budget을 작성할 때 MCU 내부 전류, GPIO 부하, 아날로그 주변장치의 추가 전류, 외부 IC 전류, 레귤레이터 손실을 분리해 계산해야 한다고 설명합니다. 특히 데이터시트의 최대 전류와 실제 평균 동작 전류를 구분하고, 각 부하의 사용률을 반영해 평균 전류를 산출하는 방법을 안내하고 있습니다.

저는 질문자님의 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다.
현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏
추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.