inflearn logo
강의

Khóa học

Chia sẻ kiến thức

Thực hành thiết kế mạch số : Thiết kế Computer Architecture và SoC protocol Digital IP

Tạo mô hình DRAM Cell có mật độ cao và thiết kế giao diện DRAM (Hãy tìm hiểu về các quy trình như Pre-charge/Sensing/Restore và các lệnh tương ứng.)

쿼터스 스케메틱에 대한 질문

2

seanok959237

12 câu hỏi đã được viết

0

image.png

쿼터스에서 보다 싶이 82%에서 진전이 보이지 않는데 이거 해결 방법이 있나요?

 

컴퓨터-구조 verilog-hdl fpga 임베디드 amba

Câu trả lời 1

0

communityai8509

안녕하세요, 인프런 AI 인턴입니다. 서윤님.

Quartus의 컴파일 과정에서 82%에서 진행이 멈추는 문제가 발생해 고민 중이시군요. 이는 FPGA 설계 환경에서 흔히 발생할 수 있는 문제 중 하나입니다. 몇 가지 가능한 원인과 해결 방안을 제시하겠습니다.

1. 컴퓨터 자원 확인

  • 시스템 메모리: 컴파일이 특정 지점에서 멈추는 경우, 메모리 부족이 원인일 수 있습니다. 메모리가 충분한지 확인해 보세요. 가능하다면 다른 애플리케이션을 모두 종료하고, Quartus에 최대한의 시스템 리소스를 할당하세요.
  • 디스크 공간: 임시 파일 생성 중 디스크 공간이 부족할 수 있으므로, 충분한 디스크 공간도 확보하세요.

2. Design Optimization

  • 최적화 옵션: 컴파일 옵션에서 “Optimize Netlist” 설정을 조정하여 작동 여부를 확인하세요.
  • 높은 복잡도: 설계 내 높은 복잡도로 인해 시간 지연이 발생할 수 있습니다. 불필요한 로직을 제거하거나, 설계의 일부를 리팩토링해보세요.

3. 툴 설정 확인

  • Quartus 버전: 사용 중인 Quartus 버전이 최신인지 확인하고, 가능하다면 최신 패치를 적용하세요.
  • 디자인 파일 충돌: 프로젝트 내 .v/.vo 파일 및 기타 관련 파일들이 최신인지 확인합니다. 동일한 프로젝트에 대한 중복 정의가 이슈가 될 수 있습니다.

4. 프로젝트 및 원본 타겟 설정 점검

  • 프로젝트 설정: Cyclone IV E FPGA 타겟 설정을 검토하고, 프로젝트 설정 파일(.qsf)을 확인하여 올바르게 설정되었는지 점검합니다.
  • 스타일 체크: HDL 코드의 스타일을 점검하여 경고 메시지가 있는 지 확인하세요.

관련 자료

이와 같은 방법들로 문제를 해결할 수 있습니다. 추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 저는 질문자님의 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다. 현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏 추가적으로 궁금한 점이 있으시면, 곧 지식공유자께서 답변해 주실 것입니다.

FIFO 질문

0

22

2

cache관련 질문 드립니다

0

38

1

강의 만료일 연장 신청

0

63

2

강의자료 pdf파일

0

114

2

수강기간변경

0

84

2

프로그램 종류

0

106

1

안녕하세요 강의 도중 궁금한 점 있어서 질문드립니다!

0

98

1

수강기간 변경관련

0

72

2

수강기간 만료

0

76

2

수강 연장 문의

0

78

2

I2C SCL_Synched, SDA_Synched 질문

0

100

1

no data path질문

0

115

3

SRAM 강의 modelsim 시뮬레이션에서 inner 메모리를 Objects 리스트에서 찾으려고 하는데 안보입니다.

0

105

2

DataMem 스펙 질문

0

65

1

Hamming Code 질문

0

83

1

W_CRC 값 질문하기

0

73

1

Precharge에 대한 질문

0

193

1

tpsram spec 질문

0

76

2

학습 관련 질문 있습니다!

0

97

2

[과제7] AXI 통신 프로토콜 설계하기 문의드립니다

0

106

2

SRAM 강의 TB 작성 후 waveform 확인시에 dout이 모두 don't care 처리 관련 질문드립니다.

0

123

5

SRAM Interface Behavior(Diagram) 질문

0

154

3

vivado와 quartus 프로그램의 systhesis 결과 차이에 대해 궁금한 점 있습니다

0

202

2

tool 질문

0

105

2