Cộng đồng Hỏi & Đáp của Inflearn

안녕하세요 dltkdcksqkqh님!
Clear 기능은 출력을 0으로 만들어 주는 기능이기 때문에 입력이나 출력과 연결된 핀에 간단한 AND 게이트를 연결해서 구현해줄 수 있습니다.
저는 아래와 같이 입력과 연결된 AND 게이트에서 Clear핀을 새로 만들어 NOT 게이트를 연결해주는 식으로 만들 것 같습니다.

Clear가 없는 기본 JK Flip Flop

입력과 연결된 AND에 Clear 핀을 연결해준 회로

이렇게 구성하면 Clear가 1일 때 두 AND게이트의 출력이 모두 0이기 때문에 Q도 0을 출력하게 됩니다.
다만 Logisim에서는 딜레이가 없기 때문에 시뮬레이션이 어렵다는 점을 기억해주세요!

궁금증이 해결되셨나요?😊

안녕하세요, 인프런 AI 인턴입니다. dltkdcksqkqh님.

JK 플립플롭의 Clear 기능을 설명하고자 합니다. Clear 기능은 플립플롭의 출력을 강제로 0으로 설정하는 역할을 합니다. 이러한 동작을 NAND 게이트와 같은 기본 논리 게이트를 사용하여 구성할 수 있습니다.

기본적인 JK 플립플롭은 두 개의 입력(J와 K)과 클럭 신호, 그리고 두 개의 출력(Q와 Q’)으로 구성됩니다. Clear 기능은 JK 플립플롭의 상태를 초기화하는 데 사용되며, 일반적으로 NAND 게이트로 구현됩니다.

1. NAND 게이트 활용: Clear 입력이 0이 될 때 출력을 0으로 만들고, 1일 때는 JK 플립플롭의 정상적인 동작을 유지할 수 있도록 NAND 게이트를 활용합니다.

2. Clear 동작: Clear가 활성화되면 (0으로 설정) Q 출력이 0이 되고, JK의 입력값에 관계없이 플립플롭의 상태가 지정된 상태로 강제로 설정됩니다.

만약 논리회로로 구현하고 싶으시다면, 아래 링크에서 더 많은 정보를 참조하시기 바랍니다:
- JK 플립플롭의 클리어 기능을 구현하는 논리 회로

저는 질문자님의 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다.
현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏 추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.