반면교사, 실제 사례로 배우는 정보보안 사고 분석과 대응 전략
이동통신사 개인정보 유출, 3.20 사이버테러, 청와대 해킹 등 국내 주요 보안사고 사례를 심층 분석합니다. 각 사건의 원인과 피해, 대응 과정을 살펴보며 현대 조직과 개인이 직면한 보안 위협을 이해하고, 실질적인 예방 및 대응 방안을 학습합니다.
soc
-
-
Basic Design Synthesis Training (디지털 회로설계 구현)
반도체 칩은 어떤 단계를 거쳐 설계되고 제조될까요? PI(Physical Implementation) /PD(Physical Design) 직무에서 필요한 논리회로의 기본개념들과 Chip Design Flow에 대해서 한 step씩 살펴보고 현업에서 디지털 칩 회로설계에 사용하는 tool을 기반으로 합성 과정의 주요 개념에 대해서 살펴봅니다.
5.0 (리뷰 6) -
[2주 합성 실습 챌린지 8기] 실무환경(Synopsys Design Compiler) RTL 합성 체험하기
모집 일정: 2026-07-14 ~ 2026-07-27 선착순 5명 마감 강의 일정: 2026-07-28 ~ 2026-08-10 내용: HDL로 기술된 RTL 수준의 디지털 회로 설계 코드를 논리 게이트로 변환하는 과정을 실습
![[2주 합성 실습 챌린지 8기] 실무환경(Synopsys Design Compiler) RTL 합성 체험하기](https://cdn.inflearn.com/public/files/courses/343222/cover/01kxdvw2hqy0wrxbstgyd9dpt4?w=420)
기본부터 실무까지 제시해주는 로드맵
아무것도 몰라도 따라오다 보면 전문가가 될 수 있어요!
soc
전체
보안 · 네트워크
하드웨어
-
마감까지 D-8
- 레벨
MetaEncore
[2주 합성 실습 챌린지 8기] 실무환경(Synopsys Design Compiler) RTL 합성 체험하기
- 가격
- 110,000원
- 일정
- 일정: 7월 28일 - 8월 10일
-
- 레벨
널널한 개발자
반면교사, 실제 사례로 배우는 정보보안 사고 분석과 대응 전략
- 가격
- 22,000원
-
마감
- 레벨
MetaEncore
[2주 합성 실습 챌린지 7기] 실무환경(Synopsys Design Compiler) RTL 합성 체험하기
- 가격
- 110,000원
- 일정
- 일정: 7월 14일 - 7월 27일
-
종료
- 레벨
MetaEncore
[2주 합성 실습 챌린지 6기] 실무환경(Synopsys Design Compiler) RTL 합성 체험하기
- 가격
- 110,000원
- 일정
- 일정: 5월 19일 - 6월 1일
-
종료
- 레벨
MetaEncore
[2주 합성 실습 챌린지 5기] 실무환경(Synopsys Design Compiler) RTL 합성 체험하기
- 가격
- 110,000원
- 일정
- 일정: 5월 5일 - 5월 18일
-
종료
- 레벨
MetaEncore
[2주 합성 실습 챌린지 4기] 실무환경(Synopsys Design Compiler) RTL 합성 체험하기
- 가격
- 110,000원
- 일정
- 일정: 4월 7일 - 4월 20일
-
종료
- 레벨
MetaEncore
[2주 합성 실습 챌린지 3기] 실무환경(Synopsys Design Compiler) RTL 합성 체험하기
- 가격
- 110,000원
- 일정
- 일정: 3월 10일 - 3월 23일
-
- 레벨
MetaEncore
Basic Design Synthesis Training (디지털 회로설계 구현)
- 가격
- 330,000원
- 별점
- 5.0
- 리뷰
- 6 )
(
![[2주 합성 실습 챌린지 7기] 실무환경(Synopsys Design Compiler) RTL 합성 체험하기](https://cdn.inflearn.com/public/files/courses/342182/cover/01krwg42ftx45bg6ekzz8vfgma?w=420)
![[2주 합성 실습 챌린지 6기] 실무환경(Synopsys Design Compiler) RTL 합성 체험하기](https://cdn.inflearn.com/public/files/courses/341985/cover/01kq944dee2dgpgep0xt8y08dj?w=420)
![[2주 합성 실습 챌린지 5기] 실무환경(Synopsys Design Compiler) RTL 합성 체험하기](https://cdn.inflearn.com/public/files/courses/341721/cover/01knk0dfw1bg82zqk6cn75hy13?w=420)
![[2주 합성 실습 챌린지 4기] 실무환경(Synopsys Design Compiler) RTL 합성 체험하기](https://cdn.inflearn.com/public/files/courses/341539/cover/01kmc4v3pstjthk31b1f5444md?w=420)
![[2주 합성 실습 챌린지 3기] 실무환경(Synopsys Design Compiler) RTL 합성 체험하기](https://cdn.inflearn.com/public/files/courses/340738/cover/01kggp0c0hj0xbcts11x4x7g7v?w=420)
