인프런 영문 브랜드 로고
인프런 영문 브랜드 로고

Inflearn Community Q&A

thdak20's profile image
thdak20

asked

Design Self-Study Tastebi's Practical Verilog HDL Season 1 (From Clock to Internal Memory)

[HDL Chapter 2] What are Testbench and DUT (Design Under Test)?

clock gating model 실습코드 질문

Written on

·

336

1

안녕하세요. 맛비님 기초가 부족하다보니 추천해주신 책과 함께 처음부터 다시 돌려보고 있습니다.

clock gating model 코드에서

assign o_clk = i_clk & i_clock_en;

이라는 부분에서 assign대신 

wire o_clk = i_clk & i_clock_en; 으로 해도 괜찮은지

안된다면 이유가 궁금해서 질문 드립니다!

verilog-hdlfpga임베디드

Answer 1

1

aifpga님의 프로필 이미지
aifpga
Instructor

안녕하세요 :)

됩니다!!!  

즐공하세요 :)

thdak20's profile image
thdak20

asked

Ask a question