개인적으로 베릴로그 문법을 공부하다 궁금한 점이 생겨 질문드립니다
우리가 모듈을 선언할 때 input/output 포트를 정의하지 않습니까?
만약에 내가 설계한 칩에 서로 다른 입력 1000개가 들어가야 한다면 입력 포트를 1000개 선언해야 할 것입니다
이런 경우 verilog에서는 문법적으로 간단하게 선언할 수 있는 방법이 없는 것인가요?
input x1, x2, x3, x4, x5, x6, x7 .... x1000 이처럼 사람이 1부터 1000개까지의 포트를 일일이 다 적어줘야 하는 것인지 궁금합니다.
또한 벡터를 사용해서 input [1000:0] x; 이런식으로 선언해도 사용시에는 x[1000:999], x[998:997] 이런식으로 나눠서 사용해야 할 것 같습니다.
입출력 포트의 개수가 엄청 많아질 때에도 사람이 일일이 다 입력하는 것인지 궁금합니다.
답변 감사합니다.
Verilog에서 찾아봐도 나오지 않기에 여쭤봤습니다
역시 Verilog에서는 방법이 없나보네요
System verilog에는 방법이 있는지 알지 못했습니다
코드도 올려주시고 정말 감사합니다!
현재 하는 FPGA랑 Verilog 다 해보고 System verilog도 공부를 해봐야겠네요
할 일이 참 많은 것 같습니다.