RTL
RTL이 Veliog인거같은데 vhdl 버전은 없나요 ?
Answer 1
0
안녕하세요.
본 강의는 system-verilog 기반으로 하고 있습니다. 해당 코드를 AI를 이용해서 VHDL로 변환 후, 약간만 수정하면, VHDL 코드도 생성하실 수 있을 것 같습니다. 강의 마지막에 제가 생성한 uart_tx.vhd 파일을 추가시켜 놓겠습니다. 시뮬레이션 해서, 기존 uart_tx.sv 파일과 비교해보시면 좋겠습니다.
감사합니다.
cache관련 질문 드립니다
0
31
1
수업자료내 출처 문의 드립니다.
0
28
2
보드 관련 질문 드립니다.
1
51
2
34장의 맛비 패턴 generator 관련 질문입니다!
1
50
2
34장과 35장에서 설계한 IP는 DDI의 구조를 설계한 것인가요?
1
51
1
HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?
1
51
2
환경설정 문
2
63
2
[HDL 32장-2부] 참고 링크 관련
1
62
2
강의 만료일 연장 신청
0
57
2
기초예제 파일 불러오기 문의
0
48
2
Zybo 환경에서 PL RTL UART 보드 검증 방법
0
55
2
혹시 별도의 자료가 있나요?
0
55
2
queue assignment pattern 문의 건
0
50
1
Mission 5 문의 건
0
75
2
Zynq z7 FPGA single-ended 관련
0
66
1
강의자료 PDF 어떻게받나요?
0
64
2
Differential Amp의 4가지 종류
0
61
1
[HDL 22장] F/F CE 관련 질문
1
75
2
UART0, 1 중 선택
1
83
2
fpga 개발보드
0
48
2
vivado 2022.1 version memory IP 구조
0
57
1
7강에서 실습하려면 FPGA 보드가 필요한지 궁금합니다.
0
80
1
5장 강의 노트 확인 부탁드립니다.
0
79
2
멀티바이트프레임 로직 예시
0
108
2