inflearn logo
강의

Course

Instructor

Structure and Principles of Arm Architecture for System Software Development - Part 2 Author's Lecture (2024 Version)

IRQ, FIQ interrupt exception execution flow

익셉션 벡터 베이스 주소 질문

369

grapesgun0624

20 asked

0

07:20 시각의 강의에서 "익셉션 벡터 베이스 주소" 라는것은 각 레벨별 베이스 주소가 맞는지 문의드립니다. 예를 들어서 다음과 같은지 문의드립니다.

EL1에서 IRQ 인터럽트 익셉션 발생: VBAR_EL1 + 0x280

EL0(Aarch64)에서 IRQ익셉션 발생: VBAR_EL0 + 0x480

EL0(Aarch32)에서 IRQ익셉션 발생: VBAR_EL0 + 0x680

임베디드 arm-architecture 하드웨어-해킹 cpu-architecture armv7 armv8 cortex-a

Answer 1

0

austinkim

아래와 같이 답변드리니 참고 부탁드립니다.

 

1. EL1에서 IRQ 인터럽트 익셉션 발생:

'VBAR_EL1 + 0x280' 기준 주소로 프로그램 카운터가 업데이트됩니다.

 

2. EL0(Aarch64)에서 IRQ익셉션 발생:

'VBAR_EL0 + 0x480'으로 업데이트되지 않습니다.

(VBAR_EL0은 존재하지 않는 시스템 레지스터입니다.)

 

EL0에서 EL1으로 익셉션 레벨이 스위칭되면서,

'VBAR_EL1 + 0x480' 기준 주소로 프로그램 카운터가 업데이트됩니다.

 

3. EL0(Aarch32)에서 IRQ익셉션 발생:

'VBAR_EL0 + 0x680'으로 업데이트되지 않습니다.

(VBAR_EL0은 존재하지 않는 시스템 레지스터입니다.)

 

EL0에서 EL1으로 익셉션 레벨이 스위칭되면서,

'VBAR_EL1 + 0x680' 기준 주소로 프로그램 카운터가 업데이트됩니다.

 

감사합니다.

0

grapesgun0624

답변 감사합니다.

압축 파일 암호 관련 질문

0

14

2

78번 강의 관련 온도센서 질문이 있습니다.

0

50

1

카페 등업신청

0

44

1

openocd 플래시에 에러가 뜹니다.

0

42

1

uart 실습

0

67

1

fpga

1

64

2

스택에 PUSH되는 PC 값

0

124

2

스택공간에 데이터를 저장할 떄

0

176

2

LDM

0

133

1

TRACE32 debugging

0

138

1

interrupt service

0

132

2

vbar register

0

88

1

vbar register

0

102

2

System call register

0

107

2

GIC programmer model

0

142

1

exception handler code

0

127

2

arm mode

0

153

2

exception vector table

0

109

1

exception 문제

0

118

1

exception handler 구현

0

143

2

Exception Level 설정 관련 질문

0

188

2

Current EL 관련 질문

1

223

1

강의자료 요청

0

346

2

LDP 명령어 사용예시

0

553

2