인프런 커뮤니티 질문&답변

myflute님의 프로필 이미지
myflute

작성한 질문수

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

[FPGA 18장] HW 가속기 설계 연습. 8b 곱셈 Core 설계 -이론 및 코드리뷰편

[18장] HW 시뮬레이션 오류

작성

·

169

1

안녕하세요. 강의 재미있게 잘 듣고 있습니다. 18장에서 HW 시뮬레이션이 잘 끝난 것으로 보이는데, 결과 파일 rtl_v_result.txt에는 곱셈결과가 4096개 모두 x x 로 출력되네요. 혹시 어떤 문제일까요? 감사합니다.

image.png

 

image.png

답변 4

1

myflute님의 프로필 이미지
myflute
질문자

저도 같은 화면이 나오는 것 같은데, 이상하네요.

image.png

 

설계독학맛비님의 프로필 이미지
설계독학맛비
지식공유자

아.. 정말 죄송합니다... ㅠㅠㅠㅠ 제 잘못입니다.

test영상_사죄영상.mp4

요 영상 보시고 수정해보시겠어요?

수정된 코드는 곧 올릴께요.

불편을 드려서 정말 죄송합니다 ㅠ 제 문제입니다 ㅠㅠ

공지글로 올려두었습니다.

https://www.inflearn.com/course/%EC%8B%A4%EC%A0%84-%EA%B0%80%EC%86%8D%EA%B8%B0-%EC%84%A4%EA%B3%84/news/1418840

1

myflute님의 프로필 이미지
myflute
질문자

빠른 회신 감사합니다. 알려주신대로 다시 실행해 보았지만 저는 여전히 x x가 나오는데요 ㅠㅠ. 참고로 실행화면 공유합니다.

image.png

 

설계독학맛비님의 프로필 이미지
설계독학맛비
지식공유자

어허... 더 이상 차이날 것이 없는데.. ㅠㅠ

제 화면인데요. 이렇게 캡쳐해서 보여주실 수 있으실까요?

{429BCE93-D53A-417D-84C1-8B4089347C1B}.png

 

0

설계독학맛비님의 프로필 이미지
설계독학맛비
지식공유자

안녕하세요 🙂

이 이슈가 꽤 있으시네요.

혹시 사용중이신 Vivado 버전이 어떻게 되실까요?

저는 2022.1 하고, 2024.1 에서 test 를 해봤는데, 잘 되었습니다.

myflute님의 프로필 이미지
myflute
질문자

2022.2를 사용하고 있는데, 시뮬레이션을 실행하면 2024.1이 실행이 되네요. 따라서 이 오류는 2024.1에서 나온 것입니다. 맛비님의 강의자료 231208_FPGA_강의자료_압축.zip의 FPGA Season 1 비공개/실습/Code/Chapter_18_mul_core_sim/HW 폴더에 있는 코드를 실행하였는데, 이것이 맞는지요?

설계독학맛비님의 프로필 이미지
설계독학맛비
지식공유자

2024.1 에서 Test 해보았고요.

혹시 "golden_refc" 폴더 내에

  1. make

  2. ./test 1

{95112C2D-D02C-4078-924C-1EFC18221E3D}.png

이 과정을 스킵하신 것은 아니실까요?

이 과정이 빠진 상태에서, 단독으로 ./build 를 실행하면, x x 가 뜨는건 확인했습니다.

제가 알려드린 순서대로 하면, 잘 나오네요. (2024.1 에서 방금 직접 test 한 결과입니다)

{E5258F55-77AB-4064-B262-CC82CDC53BBA}.png

버전 문제는 아닌 것 같고, golden C 코드의 실행결과인 txt 파일이 없는 상태라면 "x x" 로 나오는 것으로 확인했습니다.

강의 영상에서도 알려드린 순서대로 진행했어요.

18장 영상에서 10분 부터 확인 부탁드립니다.

0

안녕하세요, 인프런 AI 인턴입니다. myflute님.

질문해 주신 내용은 Verilog HDL에서 시뮬레이션 결과가 x로 출력되는 경우, 주로 여러 가지 문제 가능성이 있습니다. FPGA 디자인 시뮬레이션에서 모든 결과가 x로 출력되는 것은 초기화되지 않은 신호나 잘못된 신호 경로로 인한 문제일 수 있습니다.

관련하여 유사한 문제에 대한 기존 답변을 찾았습니다. 다음 링크들을 참조하여 문제를 해결하시길 권장드립니다:

  1. 8bit 연산 Tb 시뮬레이션 질문

    • 이 질문에서는 시뮬레이션 중 num_cnt 설정이 문제가 되어 예상과 다른 결과가 나오는 상황입니다. 비슷한 문제로 인해 x 결과가 나올 수 있습니다.
  2. HDL 16장 실습편 시뮬레이션 결과 질문

    • 이 질문은 시뮬레이션 결과의 초기화 문제를 다루며, 신호 초기화 상태나 클럭 신호의 오작동이 x 결과를 야기할 수 있음을 설명하고 있습니다.

이미지와 첨부된 내용을 통해 알아본 바, 타이밍 문제, 초기화(Reset) 시 신호 전파 상태, 시뮬레이션 설정 등을 확인해 보시는 것이 좋습니다. 특히, 시뮬레이션 환경이나 툴 설정 오류로 인해 제대로 된 데이터가 출력되지 않을 가능성이 있습니다. 클럭과 리셋 처리 상태를 재검토하는 것이 유리합니다.

저는 질문자님의 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다.
현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏
추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.

myflute님의 프로필 이미지
myflute

작성한 질문수

질문하기